数字逻辑电路教学模式改革的探索与研究

摘 要：数字逻辑电路是计算机类、电子类专业的专业基础必修课程，本课程原理性和操作性都很强，对于计算机专业来说，它是计算机组成原理、嵌入式等后继硬件课程必需的先修课程，其教学效果直接影响到后继的硬件课程。

关键词：数字逻辑；电路教学；模式改革。

传统的教学模式，都是先讲解理论知识，理论知识主要以逻辑关系、组合电路的分析设计、组合电路模块的应用、触发器、时序电路几个部分组成，实践部分则是在试验箱上以插拔式实验为主，这种实践方式的优势在于学生容易接受、操作简单，但这种方式也容易使得学生走进误区，主要有四个表现：

一是学生会以为数字逻辑电路主要就是连线操作，从而出现“重‘操作，轻理论”的现象，此处的“操作”仅仅停留在连线上，最常见的现象是学生做出实验效果，但不知道为什么会有相应的结果，更谈不上如何去应用电路模块，所以我们经常会见到熟练的“连线操作工”，却不是电路学的很好的同学，因为他并不熟悉原理性知识，不懂得实验为什么会有相应的结果，只是为了连线而连线。

二是会让学生忽视对理论知识的学习，这点在组合电路的设计中体现的比较明显，因为有的学生太注重连线，认为只要连出电路，无所谓设计流程和逻辑关系，在设计的时候完全不按照设计流程按部就班的进行，而是在试验箱上反复尝试，对于较简单的功能或许还有可能实现，对于比较复杂的功能，这种尝试无疑是徒劳，所以实践是需要理论知识支撑的。

三是学生被实验中出现的芯片损坏、接触不良、导线不通等问题干扰，不仅耽误了大量的时间在排查错误上，还会打消学生实验的积极性。

四是学生会认为数字逻辑电路是纯硬件的课程，跟软件、编程没有一点点关系，我们知道，计算机软硬一家，两者相辅相成，谁都不可能只使用硬件或软件。

除了传统教学模式对学生产生的以上三方面误导以外，从技术角度来说，传统的教学模式与现在世界上流行的先进技术脱节。

新工科环境下，要求高校注重学生的系统认知、系统分析和设计、系统应用等计算机系统能力的培养，培养出高质量的应用型人才，使得学生走出校门能够快速适應以新技术、新业态、新产业为特点的新经济发展，这就要求我们必须对数字逻辑电路课程的教学模式进行改革。

目前，许多高校为了提高学生对数字逻辑电路课程的学习兴趣，提高教学效果，都已采用软硬结合的教学方式，把硬件描述语言引入到数字逻辑电路中，主要采用的有VHDL、Verilog、SystemC、System Verilog等，仿真软件以Logisim和Vivado为主打，在这些仿真软件上不仅可以实现数字逻辑电路，还可以对计算机组成原理等后继硬件课程进行，最终在实验平台上实现逻辑功能。本文我们采用了Verilog语言、Vivado环境，所采用的实验平台是基于Xilinx Artix-7 FPGA研发平台，以数字逻辑电路中的分频器实验项目为例介绍。

不管是传统的教学模式，还是改革后的教学模式，分频器都是必做的实验项目之一，与传统模式不同的是，不再使用插拔式试验箱，而是采用了Verilog语言和Vivado环境，所以在实验之前的理论教学环节中需要增加有关编程规则的介绍。

同一功能在实现时方法不是唯一的，此处是以对时钟端实现分频为例，编程思路是以if循环为主，首先在模块中声明模块的输入和输出端口：

input clk，

output clk_out

再通过常量COUNTER_WIDTH对reg型变量reg_cnt建立数组来对存储器建模，实现对存储器的读写：

parameter COUNTER_WIDTH = 27；

reg [COUNTER_WIDTH-1：0] reg_cnt =27'd100000000；

reg tmp = 1'b0；

最后在always块中使用If语句实现对时钟端的分频：

always @（posedge clk）

if （reg_cnt > 1'b0）

reg_cnt <= reg_cnt - 1'b1；

else

begin

reg_cnt <=27'd100000000；

tmp <= ～tmp；

end

assign clk_out = tmp；

源文件在综合没有错误之后，在下板之前，可以进行仿真，为了更好的观察分频效果，可适当调整仿真时间，仿真效果如图1所示：

图1中第一条是时钟端clk波形，第二条是输出端clk_out的波形，从波形周期或频率的变化上可以明显观察到分频效果。

仿真结束后进行管脚约束，生成相应的约束文件，再编译生成Bit流文件，最后就可以连接开发板（Open Target）并下板（Program Device），在开发板的上也能观察到分频效果。

通过分频器的实验过程来看，新型的教学模式完全颠覆了传统教学模式，不管是理论教学环节还是实践环节都有很大的变化，尤其是实践环节几乎是与传统的实验方式完全不同，不再是以连线为主的纯硬件操作，而是通过代码驱动实验板实现逻辑功能，这种教学模式能够把软硬件有机结合，使学生从繁琐的连线及线路错误的排查中解脱出来，把学习的重点放在代码的优化和对逻辑关系的应用上，如何通过硬件描述语言实现逻辑功能成为学生学习和实践的重心，大大提高了学生的编程能力、对理论知识的应用能力以及学习的兴趣，不管是从教学效果以及数字逻辑电路与后继课程的衔接上来说，还是从教学过程中对学生FPGA开发能力培养的角度来说，对数字逻辑电路的理论和实践教学进行全方位的改革势在必行。

参考文献：

[1] 张志军，于红斌，张爱丽等.王岁花地方高师院校数字逻辑电路课程教改初探[J].中国轻工教育，2015（2）：83-85.

[2] 赵天翔，何金枝.以verilogHDL为重点的数字逻辑课程教学改革与实践[J].电脑知识与技术 ，2016，12（35）：177-178.

作者简介：

朱学玲 （1979.10-），女，汉族，宿州人，安徽新华学院，讲师，本科，主要研究方向：计算机技术