硅光子芯片工艺与设计的发展与挑战

郭进　冯俊波　曹国威

摘要：针对硅光子器件的特殊性提出了与互补金属氧化物半导体（CMOS）工艺兼容的硅光工艺开发的基本原则和关键问题。相比于工艺，硅光在芯片设计的方法和流程方面面临更多的挑战，例如硅光子技术与CMOS工艺兼容性，可重复IP制定及复杂芯片的快速设计等。故充分利用先进的半导体设备和工艺、个别工艺的特殊控制、多层次光电联合仿真是硅光子芯片从小规模设计走向大规模集成应用的关键。光子链路的仿真、器件行为级模型、版图的布局布线及验证等是硅光芯片走向成熟的关键。

关键词： 硅基光子学；设计方法；设计流程；大规模集成

Abstract： In this paper， the fundamental principles and key issues of the silicon optical process compatible with complementary metal oxide semiconductor（CMOS） are described. Silicon optics faces many challenges in terms of chip design methods and processes， including the process compatibility of CMOS and silicon photonics， the design of repeatable IP and the quick design of complicate chips. To achieve the change from small scale design to the large scale integrated application， some issues should be emphasized， including the full use of the advanced semi-conductor equipment and process， the control of some special processes and the simulation and design of opto-electronics devices. And the optical link simulation， behavior level model， floor planning， placement and routing， and the layout verification are the key factors to the maturity of silicon optical chip.

Key words： silicon photonics； design methodology； design flow； large scale integration

硅光子集成技術，是以硅和硅基衬底材料（如SiGe/Si、SOI等）作为光学介质，通过互补金属氧化物半导体（CMOS）兼容的集成电路工艺制造相应的光子器件和光电器件（包括硅基发光器件、调制器、探测器、光波导器件等），并利用这些器件对光子进行发射、传输、检测和处理，以实现其在光通信、光互连、光计算等领域中的实际应用。硅光子技术结合了以微电子为代表的集成电路技术的超大规模、超高精度的特性和光子技术超高速率、超低功耗的优势。在过去几十年里，作为现代集成电路产业基石的CMOS工艺取得了令人瞩目的发展。

而硅光子集成技术作为依存在CMOS工艺之上的一个新兴技术方向，从设计方法、设计工具和流程、基于工艺平台的协同设计等方面很大程度上参考和借鉴了微电子对应的内容。特别是最近几年，硅光子单芯片集成也像集成电路领域经典的摩尔定律描述的那样，每隔一段时间集成的器件数量翻番，从而能在相同面积的芯片上实现更多的功能[1]。很多CMOS晶圆厂及中试平台不断采用更先进的工艺进行硅光芯片及硅光芯片与电芯片的集成研究[2-3]，这为硅光芯片打开了大规模集成应用的大门。硅光芯片的设计者能比较便利地享受晶圆厂成熟工艺的流片服务，这是硅光芯片能实现广泛商业化的前提之一。另外一个前提是：类比集成电路领域，需要有一套固化的设计流程，以得到更加完善的电子设计自动化（EDA）工具的支持和基于单元器件库的设计方法。

1 硅光工艺的开发

1.1 硅光子的特殊性

硅光子和微电子都是基于硅材料的半导体工艺，因此将集成光子工业基于微电子工业之上，使用硅晶作为集成光学的制造平台将是硅光子工艺平台的最佳选择。这将使全球历时50年、投入数千亿美元打造的微电子芯片制造基础设施可以顺利地进入集成光器件市场，将成熟、发达的半导体集成电路工艺应用到集成光器件上来，集成光学的工业水平会得到极大提高，这正是目前发展良好的硅光子技术的发展思路。

然而，硅光子相对于微电子工艺有其特殊性，不作修改的微电子工艺平台无法制备出高性能的硅光子器件。因此CMOS只能提供硅基光电子加工设备，具体的工艺制备流程仍需开发。相对于微电子工艺，硅光子特殊性主要表现在以下几个方面：

（1）总体路径。硅光子当前的发展水平相当于20世纪80年代初微电子的水平，自动化、系统化和规模化都远远不够。硅光子的发展也不是像微电子一样延续尺寸和节点减小的发展路径。目前硅光子的特征尺寸约为500 nm，最小尺寸在100 nm左右，相对于微电子大得多，更小的工艺节点对硅光子器件本身没有像集成电路等比缩小这样有特别大的意义，当然更小工艺节点的半导体设备对工艺控制得更好，能在一致性、重复性和成品率等方面体现优势。

（2）版图特点。硅光子器件尺寸差别大，尤其存在许多不规则结构，如图1所示，这在微电子版图里是基本没有的。另一方面，硅光子器件的特征尺寸（～500 nm）并不是最小尺寸（～100 nm），这和集成电路是不同的。工艺过程中往往既需要对最小尺寸进行控制，又更需要对特征尺寸进行控制，也对工艺监测和优化提出了更高的要求。endprint

（3）工艺特殊性。硅光子材料相对于可编程逻辑控制器（PLC）和铟磷（InP）等材料体系具有更大的折射率差，因此波导尺寸可以非常小，如图2所示。

然而，其带来的缺点是硅光子器件对尺寸和工艺误差非常敏感，1 nm的工艺误差足以对硅光子器件性能带来明显的影响，因此硅光子工艺需要严格的尺寸精度控制。除了尺寸精度控制，硅光子器件侧壁粗糙度也对波导损耗带来巨大影响，必须对制备工艺进行优化。理论和实验数据表明：2 nm的侧壁粗糙度将可以带来2～3 dB/cm的波导传输损耗[4]。

（4）材料特殊性。从光电子材料本身的特性来看，硅材料并不是最好的选择。由于不是直接间隙半导体材料，硅基发光一直是一个巨大的难题。硅没有一阶線性电光效应，因此也不是最佳的调制器材料。而且，硅对1.1 μm以上波长透明，无法作为通信波段光探测器材料。为了实现硅基器件性能的突破，以硅材料为基底引入多材料是硅光子的必然选择。如硅基引入Ge材料制作GeSi探测器已成为一项标准工艺，需要解决外延生长过程中大的晶格失配，Kimerling教授研究小组通过高低温两步生长工艺较好地解决了该问题[5]。

1.2 基于CMOS的硅光子工艺的开发

硅光子典型器件如图3所示。

硅光子器件尺寸跨度从几十微米到约100 nm，特征波导的尺寸为500 nm左右，合适的工艺节点大概为0.13 μm及以下。比利时IMEC、新加坡IME、美国AIM Photonics都是采用200 mm、0.13 μm来加工硅基光电子器件。

微电子工艺已经有超过50年的发展和积累，基于标准CMOS工艺开发硅光子工艺将是一种最优选和最经济的方法。在工艺开发过程中需遵循以下基本原则：

（1）温度预算。新增或修改的工艺温度一定要符合整个工艺流程，如：超过400℃的工艺不能放在后端工艺。

（2）污染控制。可能引入交叉污染的工艺必须放在污染敏感的工艺后面。

（3）关键工艺。保证关键工艺性能，如：最关键的硅波导光刻工艺尽量在平整表面进行。

（4）减少修改。尽量减少对标准CMOS工艺的修改也是工艺流程优化需要考虑的一个重要方面。

图4显示了从标准CMOS工艺到硅光子工艺流程的过程，至少需要对标准CMOS工艺增加3个工艺模块：部分刻蚀、Ge外延生长和光窗成型，同时需要针对硅光子器件进行大量的工艺参数优化设计，如：第6步的硅掺杂对调制器的设计非常关键，掺杂浓度、形貌需要针对硅光子器件进行优化。

2 硅光芯片设计流程及挑战

硅基光电子作为基于CMOS工艺的新兴方向，直接受益于微电子行业几十年发展的积淀。CMOS平台所能提供的强大工艺能力，使大规模集成硅光子器件成为可能[6-7]，这是其他光子集成方向所无法比拟的。如何利用现有成熟工艺，也是硅基光电子设计工程师所面临的巨大挑战。目前，硅光子的设计方法和设计工具，多效仿或来自于微电子领域的电子设计自动化（EDA）。EDA对系统功能的实现多通过已验证元件的组合，这些元件一般包含于工艺厂提供的工艺设计包（PDK）。目前在一些硅光子多项目晶圆（MPW）流片中，工艺厂已经开始提供PDK用于硅光子领域的设计[7]，但是功能仍十分有限。另一方面，硅光子设计有其独特的需求，EDA工具无法满足其自动化设计需求，亟需针对硅光子设计的硅光子设计自动化（PDA）工具[8]。

图5展示了现阶段的硅光子设计流程[6]，类似于EDA的流程，硅光子设计也是从系统功能需求出发。基于功能分析和分解，设计出光子链路，并仿真获得其可实现的功能性参数；进一步地，通过物理仿真与优化，获得组成光子链路的器件结构及布图设计；然后基于器件的物理模型，分析链路集成中的寄生效应并验证链路功能性，修正设计其结构参数。

在整个硅光子设计流程中，目前仍面临着诸多挑战。光子链路的仿真便是其中之一。相比于其他的光子仿真工具，链路的仿真工具出现较晚[9]，仿真方法一般是利用散射矩阵的形式来描述链路中光子器件及其之间的连接；但是由于光子器件本身的结构复杂性，很难使用单一的散射矩阵来描述其属性。另一方面，现在的工艺已经可以实现单片数以千计的无源有源器件混合集成，相互之间带来的寄生效应更难以用单一矩阵形式描述，更不用说光电集成时的所面临的光电混合仿真。

要实现准确的光子链路仿真，其根本在于构建精确的基础光子器件的行为模型，这也是硅基光电子设计目前面临的另一个挑战。在硅基光电子发展的前10年里，大量的工作集中于光子器件的物理仿真，以构建用于光子链路的器件模型；但是受制于光子器件模型的复杂性，以及其功能特性对模型结构精确度的敏感性，很难从物理模型中提取器件的行为模型，这也导致了光子链路仿真的不确定性，使得设计流程经常需要在链路仿真与器件优化之间做更多次的设计迭代。另一方面，大多数的硅基光电子器件均是波长依赖型的，并且严重依赖于材料的温度特性及其他物理效应，这使得器件模型中所描述的功能特性仅在特定环境条件下才是可信的，一旦环境条件改变，额外的仿真与优化就必不可少。当然，进一步完备器件模型，是解决该问题的一个方法，另外还可以根据工作条件，由设计工具自动地完成环境设置及器件的额外仿真优化，这是设计工具的一个发展趋势，不过目前仅有少数工具可以有限地实现该功能[10-11]。

硅光子链路与器件设计完成后需要生成掩模版图，用于提交给工艺厂进行制备。布图的生成一般仍独立于链路设计，而且多沿用EDA中使用的工具。与电路布图多是横平竖直的矩形结构不同，硅光子链路及器件的结构需要考虑导波的需求，尤其在转弯连接处大多需要采用曲线构型，从而使硅光子的布图更加复杂。另外，由于硅光子波导的制备一般仅使用一层硅材料，这样复杂结构的波导就需要采用不同深度的刻蚀工艺来实现，考虑波导器件性能对结构尺寸的敏感性，实际制备时需要非常精准的套刻工艺。而对于单次刻蚀工艺来讲，由于硅光子器件的复杂结构，在同一掩模中，会出现尺寸跨度较大的不同结构，使得单步工艺中需要兼顾各异的刻蚀结构，这几乎是不可能通过工艺调整来实现的，只能利用布图的优化与修正来实现。endprint

布圖中另一个难点是布局与布线（P&R）。对硅光子器件来讲，要面临比电子器件布局中更多的限制，比如转弯半径、波导间距等，以避免不必要的损耗和耦合。而器件的连接则要考虑器件端口结构与连接波导类型、角度的匹配，对于相位敏感的链路结构，还需要精确控制不同链路中的连接波导长度。

在送交布图到工艺厂加工之前，验证工作也是必不可少的。目前用于硅光子的验证工具多直接来源于EDA工具的定制，仅能实现设计规则检查（DRC）。由于光电器件之间的诸多差异，DRC的实现也是十分有限的，例如版图中常出现的曲线结构，现有的DRC工具几乎无能为力。另一项更大的挑战来自于版图和电路图的对比验证（LVS），由于从硅光子版图中提取链路模型非常困难，目前仍没有专门的工具来实现。不过，将硅光子设计流程集成于统一的开发环境，是实现该功能的可行途径。

3 结束语

硅光子集成的工艺开发路线和目标比较明确，困难之处在于如何做到与CMOS工艺的最大限度的兼容，从而充分利用先进的半导体设备和工艺，同时需要关注个别工艺的特殊控制。硅光子芯片的设计目前还未形成有效的系统性的方法，设计流程没有固化，辅助设计工具不完善，但基于PDK标准器件库的设计方法正在逐步形成。如何进行多层次光电联合仿真，如何与集成电路设计一样基于可重复IP进行复杂芯片的快速设计等问题是硅光子芯片从小规模设计走向大规模集成应用的关键。

参考文献

[1] HECHT J. Silicon Photonics Evolve to Meet Real-World Requirements [J]. Laser Focus World， 2013， 49（7）：51-53

[2] LIM A E J， SONG J. Review of Silicon Photonics Foundry Efforts [J]. IEEE Journal of Selected Topics in Quantum Electronics， 2014， 20（4）： 405-416. DOI： 10.1109/JSTQE.2013.2293274

[3] POLSTER R， THONNART Y. Efficiency Optimization of Silicon Photonic Links in 65-nm CMOS and 28-nm FDSOI Technology Nodes [J]. IEEE Transactions on Very Large Scale Integration （VLSI） Systems， 2016， 24（12）： 3450-3459. DOI： 10.1109/TVLSI.2016.2553673

[4] BAUDOT C， SZELAG B. Progresses in 300mm DUV Photolithography for the Development of Advanced Silicon Photonic Devices[C]//Proceeding of 2015 SPIE Advanced Lithography. USA： SPIE， 2015： 94260D-94262D. DOI：10.1117/12.2085800

[5] LUAN H C， LIM D R. High-Quality Ge Epilayers on Si with Low Threading-Dislocation Densities [J]. Applied physics letters， 1999， 75（19）： 2909-2911

[6] SOREF R. The Past Present and Future of Silicon Photonics [J]. IEEE Journal of Selected Topics in Quantum Electronics， 2006， 12（6）：1678-1687. DOI： 10.1109/JSTQE.2006.883151

[7] MUNOZ P. Evolution of Fabless Generic Photonic Integration[C]// Transparent Optical Networks （ICTON）， 2013 15th International Conference on. USA：IEEE， 2013： 1-3. DOI： 10.1109/ICTON.2013.6602975

[8] BOGAERTS W， FIERS M. Design Challenges in Silicon Photonics [J]. IEEE Journal of Selected Topics in Quantum Electronics， 2014， 20（4）： 1-8. DOI： 10.1109/JSTQE.2013.2295882

[9] FIERS M， VAN V T. Time-Domain and Frequency-Domain Modeling of Nonlinear Optical Components at the Circuit-Level Using a Node-Based Approach[J]. JOSA B， 2012， 29（5）： 896-900

[10] FIER M， LAMBERT E. Improving the Design Cycle for Nanophotonic Components[J]. Journal of Computational Science， 2013， 4（5）： 313-324.DOI： 10.1016/j.jocs.2013.05.008

[11] ARELLANO C， MINGALEEV S. Efficient Design of Photonic Integrated Circuits （PICS） by Combining Device-and Circuit-Level Simulation Tools[J]. SPIE OPTO， 2013： 862711-862712endprint