数字基带信号的加扰解扰电路的设计

张非凡

摘 要：本文介绍了m序列的产生和性质，并且运用VHDL语言编写生成m序列，利用m序列发生器和异或门构成加扰解扰电路。目的是设计出来的数字基带信号的加扰解扰电路可以使数字基带传输系统对各种数字信号具有透明性。

关键词：m序列；加扰；解扰

随着我国通信事业的飞速发展，数字基带信号越来越多地应用到现实生活中。由于信道传输特性的不理想和加性噪声的影响，数字基带信号在传输过程中会不可避免的发生随机错误和突发错误。要在接收端正确可靠地提取信号，提高电路的抗干扰性，就需要设计基带传输总特性，以消除码间干扰和有效地减少信道加性噪声的影响，以提高系统抗噪声性能。

1 数字基带通信系统

数字基带传输通信系统如图所示，它与数字频带传输通信系统的最大区别就是没有调制器和解调器。

数字基带通信有以下两个特点：

（1）当通信需要保密的时候，就要对数字基带信号进行加密，而在接收端就必须进行解密。

（2） 发送端和接收端的节拍必须一致。

2 m序列

m序列的全称是最长线性反馈移位寄存器序列，它是最常用的一种伪随机序列。m序列能够实现高性能的保密通信。n级移位寄存器的状态共有2n个，而每一状态可以用一个n位的二进制数字来表示，当二进制数字为全0时，将会永远保持全0状态不再改变。所以n级移位寄存器的状态严格来说应该是非全0的2n1个状态之一。移位寄存器各态历经后便会循环[2]。因此n级移位寄存器产生的序列的周期是2n1。

m序列是通过n级移位寄存器产生的。将移位寄存器用f（x）表示，其中f（x）是一个n阶多项式，其中f（x）多项式的常数项为1，当其k次幂系数为1时，表示第k级移位寄存器有反馈，否则无反馈。需要注意的是f（x）的所有项的系数只能取0或者1。理论分析证明：电路产生m序列的前提是f（x）为本原多项式时，g（x）=1f（x）就代表n级移位寄存器所产生的m序列，而g（x）从低到高幂次的系数（0或1）即为m序列n位二进制数字的取值。而此时的f（x）必须满足以下三个条件：

（1）f（x）为既约的；

（2）当q=2n1时，则f（x）能除尽1+xq；

（3）当q<2n1时，则f（x）不能除尽1+xq。

由以上分析可以得出，产生m序列的关键是找到本原多项式f（x）。理论证明：m序列和其任意一个延迟后的位移序列模二加后所得的序列与某个延迟后的位移序列一致。

设Mr序列是周期为P的m序列Mp经过r次延迟移位后的序列，则有

Mp⊕Mr=Ms

其中Ms为Mp某次延迟移位后的序列。

3 加扰和解扰总体设计方案

数字基带信号加扰解扰电路的设计最关键的部分就是m序列发生器。四级移位寄存器本原多项式为；f（x）=x4+x+1，表明在第3级有反馈。

加解扰电路框图

4 加解扰电路图的绘制及仿真结果

实验环境：Quartus II，它包含了RTL Viewer的设计辅助工具，本次设计中我采用了Altera公司生产的EPM7128SLC84型号的CPLD芯片。利用VHDL语言产生四级m序列程序，程序可以生成一个元器件，直接完成m序列发生器的功能，保存到库里，命名为mxulie，在接下来的加扰解扰电路的设计中可直接调用[2]。

由仿真结果可知，输出序列为000100110101111……，周期长度为P=241=15。

其中输入序列为{an}， 加扰后的序列信号为{bn}，输出序列为{cn}

{bn}={m1} {an}，{cn}={bn} {m2}={m1} {an} {m2}。

因为两个m序列发生器的时钟信号和复位信号是同一个，所以{m1}={m2}，因此{cn}={bn} {m2}={m1} {an} {m2}={an}，即{an}={cn}，因此设计的加解扰电路完全符合要求。

当输入序列是周期为2的序列01010101……时

{an}：010101010101010101010101010101……

{m1}或{m2}：000100110101111000100110101111……

{bn}：010001100000101101110011111010……

{cn}：010101010101010101010101010101……

即当加解扰电路的输入序列{an}是周期為2的数列01010101……时，加扰后的数列{bn}则变成周期为30的数列，符合理论分析。

当输入序列是周期为4的数列00010001……时，

{an}：000100010001000100010001000100010001000100010001000100010001……

{m1}或{m2}：000100110101111000100110101111000100110101111000100110101111……

{bn}：000000100100111100110111101011010101110001101001100010111110……

{cn}：000100010001000100010001000100010001000100010001000100010001……

即当加解扰电路的输入序列{an}是周期为4的数列00010001……时，加扰后的数列{bn}则变成周期为60的数列，符合理论分析。

由以上分析可知，通过对m序列发生器的设计能设计出数字基带信号的加解扰电路。

5 结论

本次设计基本达到了设计的要求，成功设计出了数字基带信号的加扰解扰电路。在加扰和解扰的环节中，m序列都发挥了关键作用，根据仿真结果，周期为2的短周期序列与4级m序列模二加后变为周期为30的长周期扰码序列，以及当周期为4的短周期序列与4级m序列模二加后变为周期为60的长周期扰码序列可知，将任意短周期序列与m序列模二加后会变为长周期序列输出，因此可以起到扰码的作用，扰码序列与相同的m序列模二加后输出，这一过程是解扰过程，最终输出的便是原始数列。通过仿真分析，和理论分析相符合。当输入序列足够长时，与m序列模二加后，就会变为伪随机码，可以应用到保密通信中。

参考文献：

[1]王魁生，刘蒙.一种基于采样的 m 序列生成方法[J].科技展望，2015.

[2]吕治国.基于FPGA的加扰解扰设计[J].福建电脑，2010（7），134.