应用于宽带Δ-∑ ADC的多级运算放大器*

徐肯 蔡敏 贺小勇

(华南理工大学 电子与信息学院, 广东 广州 510640)

应用于宽带Δ-∑ ADC的多级运算放大器*

徐肯 蔡敏†贺小勇

(华南理工大学 电子与信息学院, 广东 广州 510640)

为提高运算放大器的带内增益和带宽,提出了一款应用于长期演进(LTE)接收机中宽带Δ-∑模数转换器(ADC)的四级运算放大器.该运算放大器采用前馈Gm-C和密勒补偿相结合的混合型频率补偿方法,以保证运算放大器的稳定性.文中采用0.13 μm 1P6M CMOS工艺设计了一款高性能的四级运算放大器,并将该运算放大器应用于宽带Δ-∑ADC中.测试结果显示:该运算放大器在1.5 V供电电压下可获得72.8 dB的直流增益、442 MHz的增益带宽积和101 V/μs的转换率;在相同的功耗和带宽下,该放大器的带内(0～10 MHz)增益比传统的两级放大器提高了6 dB以上;采用该运算放大器的宽带Δ-∑ADC在10 MHz的信号带宽下具有68 dB的信噪比和78 dB的无杂散动态范围.

运算放大器;多级;频率补偿;宽带放大器;Δ-∑调制;模数转换器

和其他类型的模数转化器(ADC)相比,Δ-∑ADC由于具有对模拟器件的性能要求不高、参数配置灵活以及较好的信号带宽和折中的功耗等优点而成为宽带接收机中ADC的首选方案.运算放大器作为Δ-∑ADC中的重要组成器件,其性能上的非理想因素(如有限的增益、有限的带宽等)会导致积分器的积分泄露、增益误差和相位偏移等,从而降低整个ADC的性能,甚至导致系统的不稳定[1-3].因此,设计一款具有高增益的宽带运算放大器对于宽带的Δ-∑ADC非常重要.

通常,提高运算放大器增益的方法主要有采用共源共栅放大器、增益提高放大器和多级放大器等.随着CMOS工艺线宽的不断减小,前两种方法由于芯片供电电压的降低而具有一定的局限性[4].所以,多级运算放大器逐渐成为目前高增益宽带放大器的热门选择[5-6].

多级放大器一般通过级联多级较低增益的放大器来获得高的总增益.由于每级的放大器都会引入低频极点,级联以后整个运算放大器容易出现不稳定的问题[7].因此,如何合理分布和补偿多级运算放大器中的零极点,使其在获得高增益和高带宽的前提下又具有足够的稳定裕度显得尤为重要,这也是多级运算放大器设计中的难点和热点[8].至今已提出了不少的多级放大器的频率补偿方法,主要可以分成两大类:①基于密勒效应的补偿方法,如传统的密勒补偿[9]、嵌套式密勒补偿方法[10-13]、多路径嵌套式密勒补偿方法[14]和混合嵌套式密勒补偿方法[15]等;②基于Gm-C的补偿方法,如嵌套式Gm-C补偿方法[5].早期的多级放大器大多是应用于驱动大负载电容,带宽较窄.最近几年出现了宽带的多级运算放大器[16-18].文献[16]提出了一款330 MHz带宽的四级放大器,它采用无电容前馈补偿和间接补偿的方法来获得较低的功耗.文献[17]提出了一款采用阻尼因子控制补偿的221 MHz带宽的三级放大器.文献[18]提出了121 MHz带宽的三级放大器,采用的是反向嵌套式密勒补偿的方法.然而,混合采用前馈Gm-C补偿和密勒补偿的多级运算放大器仍未见相关报道.

为提高运算放大器的带内增益和带宽,保证放大器的稳定性,文中提出了一款应用于长期演进(LTE)接收机中宽带Δ-∑ADC的四级运算放大器,它采用前馈Gm-C补偿和密勒补偿相结合的频率补偿方法,通过增加两个带内零点来提高带内增益;文中最后通过仿真实验来分析该运算放大器的性能.

1 频率补偿方法分析

文中提出的四级运算放大器的小信号模型如图1所示.该放大器由1个三级运算放大器和1个输出级组成.其中,前三级的运算放大器通过级联gm1、gm4和gm5来获得较高的带内增益,而两路前馈通路gm2和gm3用于频率补偿；Ri和Ci(i=1,2,3)分别为前三级运算放大器输出节点的电阻和电容；gmo为输出级的跨导；Ro和Co分别为输出节点的电阻和电容.

图1 四级运算放大器的小信号模型

Fig.1 Small signal model of the 4-stage operational amplifier

前三级运算放大器的系统传递函数为

H1(s)=Vo3(s)/Vin(s)=[s2gm3C1C2+s(gm2gm5C1+

gm3C1C2p1+gm3C1C2p2)+gm1gm4gm5+gm2gm5C1p1+

gm3C1C2p1p2]/[C1C2C3(s+p1)(s+p2)(s+p3)]

(1)

式中:pi=1/(RiCi);i=1,2,3.没有补偿的前馈通路(即gm2=gm3=0)时,传递函数(1)成为一个不稳定的三阶系统,其相位裕度为-90°.因此,补偿通路是必须的.为了分析方便,假设gm3=gm5和Ci=1 pF,这时,传递函数(1)可以写成：H1(s)=Vo3(s)/Vin(s)=[s2gm3+s(gm2gm3+gm3p1+gm3p2)+

gm1gm4gm3+gm2gm3p1+gm3p1p2]/[(s+p1)(s+p2)(s+p3)]=

gm3[s2+s(gm2+p1+p2)+gm1gm4+gm2p1+p1p2]/

[(s+p3)(s+p1)(s+p2)]=gm3(s+z1)(s+z2)/

[(s+p3)(s+p1)(s+p2)]

(2)

式中,z1+z2=gm2+p1+p2,z1z2=gm1gm4+gm2p1+p1p2.

从传递函数(2)可以看出,z1和z2越大,放大器的直流增益越大.然而,当z1和z2太大时,它们在增益下降到0 dB之前补偿不了p2和p3造成的相位下降,放大器会出现不稳定情况.图2为前三级运算放大器的零极点分布和幅频响应特性示意图.从图中可知,选择合适的零极点分布,既可以提高放大器的低频增益,又可以使放大器在高频时的频率响应近似于一阶系统.

图2 前三级运算放大器的幅频响应

Fig.2 Magnitude frequency responses of the first 3-stage operational amplifier

对于整个四级运算放大器,在没有密勒补偿时,系统的传递函数可以写成

(3)

由上面分析可以得到,前三级运算放大器在高频时的频率响应近似于一阶系统,所以为了分析方便,传递函数(3)在高频时可近似为二阶系统的传递函数

(4)

当po较大(约为单位增益带宽的两倍)时,po对相位下降的影响很小,整个四级运算放大器仍然具有足够的相位裕度.然而,由于宽带应用中,p3本身位于较高的频率,故需要消耗很大的电流才能将po推向更高的频率.为了降低输出级的功耗,本设计在前三级的输出和第四级之间增加了带串联电阻的密勒补偿电路,如图1所示.此时,运算放大器在高频处的传递函数为

(5)

根据文献[19]中的分析,系统的零极点分布为

(6)

po≅-gmo/Co

(7)

p4=-(RzC3)-1

(8)

(9)

由于加入了密勒补偿电路,式(6)中第三个极点不再位于原来的位置,而是向低频移动.置zo=po以产生零极点对消,从而消除po的影响,使p4成为非主极点.这时,p4由Rz和C3决定,而不是gmo,故可大大降低对输出级功耗的要求.整个四级运算放大器的零极点分布示意图和幅频响应特性如图3和图4所示.从图4可以看出,与传统的两级运算放大器相比,采用文中的放大器结构可以大大提高放大器带内增益.

图3 四级运算放大器的零极点分布

Fig.3Zerosandpolesdistributionofthe4-stageoperationalamplifier

图4 四级运算放大器的幅频响应

Fig.4 Magnitude frequency responses of the 4-stage operational amplifier

2 电路设计

根据以上的理论分析,文中采用0.13 μm的1P6M CMOS工艺设计了一款四级运算放大器,其电路如图5所示.图中,电流i1、i2、i3为40 μA,i5和i6为80 μA,输出级电流i7和i8为200 μA,以获得足够的驱动能力.在本设计应用的LTE接收通道中,由于ADC之前的滤波器电路具有足够高的增益,可以抑制由ADC产生的直流偏移对系统的影响,因而差分对通过牺牲直流偏移(采用最小的沟道长度)的办法来换取较大的放大器带宽、较低的功耗和较小的芯片面积.第一级输入差分对具有最大的尺寸((w/l)M1,2=400 μm/0.13 μm),以降低放大器的闪烁噪声和直流偏移,其他后级差分对引起的噪声和直流偏移会受到第一级的抑制,故可以适当减小尺寸以节省面积,(w/l)M3-10=40 μm/0.13 μm;C1=5.0 pF,C2=1.5 pF;补偿电容Cc=150 fF,补偿电阻Rz=1.1 kΩ.

第一和第二级运算放大器的共模电压采用自偏置的电流源进行控制,它们的输出共模电平被控制在0.40V左右.而整个运算放大器的共模电压通过共模反馈环路对第三级的负载电流源进行控制,整个运算放大器的输出共模电平为0.75V,以获得较大的输出电压摆幅. 该四级运算放大器在1.5V供电电压下的消耗电流为760μA,具有72.8dB的直流增益、442MHz的单位增益带宽和66°的相位裕度,从8kHz～10MHz的输出积分噪声为-59.8dBV.图6为具有相同带宽的文中四级运算放大器和传统两级运算放大器的频率响应仿真结果.从图中可以看出,四级运算放大器在10MHz处的增益为39.74dB,比具有相同带宽的传统两级运算放大器提高了6dB以上.

图5 四级运算放大器电路图

图6 四级运算放大器的频率响应仿真结果

Fig.6 Frequency response simulation results of the 4-stage operational amplifier

图7为四级运算放大器的阶跃响应仿真结果.该放大器有101 V/μs的转换率和10 ns的建立时间.

图7 四级运算放大器的阶跃响应仿真结果

Fig.7 Step response simulation results of the 4-stage operational amplifier

表1给出了本设计和小负载电容(CL<10 pF)宽带(GBW>100 MHz)运算放大器[16- 21]的性能(电源电压Vdd、负载电容CL、直流增益ADC、单位增益带宽GBW、相位裕度 PM、功耗P、转换率SR、建立时间ts、小信号和大信号的品质系数)比较结果.其中放大器小信号和大信号的品质系数FOMS、FOML分别为FOMS=GBWCL/P,FOML=SRCL/P.

表1 几种运算放大器的性能比较

从表中可知,文中设计的运算放大器具有较领先的小信号性能,但大信号性能仍有提高的空间.由于在连续时间的Δ-∑ ADC中,积分器的输入、输出变化比较缓慢,运算放大器基本上处于小信号工作状态,对大信号性能的要求不高.基于上述原因,并综合考虑功耗和带内增益等因素,文中设计的运算放大器是宽带Δ-∑ ADC中运算放大器的较佳选择.

基于该四级运算放大器,文中设计了一款应用于LTE接收机的宽带连续时间三阶单环Δ-∑ ADC,其框图如图8所示，其中fs为采样频率.该Δ-∑调制器采用三阶有源RC结构的环路滤波器,以保证较好的线性度,其中的运算放大器采用了文中提出的四级运算放大器;量化器选用3-bit量化器以获得更好的量化精度和稳定性.

图8 Δ-∑ ADC系统框图

图9为Δ-∑ ADC的测试平台示意图.其中, PC1通过SPI接口软件设置芯片的工作模式,ADC将信号发生器产生的模拟正弦信号转换成数字信号,逻辑分析仪通过芯片的数据接口对数字信号进行采集,最后在PC2中利用Matlab软件对采集到的数字信号进行处理和分析.图10为该Δ-∑ ADC输出频谱的测试结果.从图10中可以看出,在采样频率为500 MHz时,该ADC在10 MHz的信号带宽下可以获得68 dB的信噪比(SNR)和78 dB的无杂散动态范围(SFDR),功耗仅为10.2 mW.

图9 Δ-∑ ADC测试平台示意图

图10 Δ-∑ ADC 测试结果

图11为采用了该四级运算放大器的LTE接收通道的芯片照片,其中包含了四路Δ-∑ ADC用于支持LTE的多输入多输出工作模式,每两路Δ-∑ ADC面积为0.400 mm2,每个四级运算放大器的面积为0.004 mm2.

图11 LTE接收通道芯片照片

3 结论

文中提出了一款应用于LTE接收机中宽带Δ-∑ ADC的四级高性能运算放大器.该运算放大器由三级的Gm-C级联放大器和一级的A类输出级组成,采用了前馈Gm-C和密勒补偿相结合的频率补偿方法,在获得高性能的同时保证了稳定性.与传统的两级运算放大器相比,该放大器在10 MHz的有用信号带宽内增益提高了6 dB以上,有效降低了运算放大器有限增益对ADC性能的影响.基于该四级放大器设计的宽带连续时间Δ-∑ ADC,在10 MHz信号带宽下SNR为68 dB,SFDR为78 dB.测试结果表明,文中设计的四级运算放大器能够胜任LTE接收机中宽带Δ-∑ ADC的应用,也是其他类型的宽带ADC中宽带运算放大器的较好选择方案.

[1] ORTMANNS M,GERFERS F.Continuous-time sigma-delta A/D conversion [M].Netherlands:Springer,2006:117-153.

[2] MEDIRO F,PÉREZ-VERDB,RODRGUEZ-VZQUEZA. Top-down design of high-performance sigma-delta modu-lators [M]. Dordrecht:Kluwer Academic Publisher,1999:40- 45.[3] NORTHWORTHY S,SCHREIER R,TEMES G.Delta-sigma data converters [M].Piscataway:IEEE,1997:348-350.[4] NAJJARZADEGAN M,JALILI A,DEHGHANI R.A high-speed,high-gain OTA structure with anew compensation technique [C]∥Proceedings of the 23rd Iranian Confe-rence on Electrical Engineering.Tehran:IEEE,2015:1332-1335.[5] YOU Fan,EMBABI Sherif H K,SNCHEZ-SINENCIO Edgar.Multistage amplifier topologies with nestedGm-Ccompensation [J].IEEE Journal of Solid-State Circuits,1997,32(12):2000- 2011.

[6] PENG X,SANSEN W,HOU L,et al.Impendance adapting compensation for low-power multistage amplifiers [J]. IEEE Journal of Solid-State Circuits,2011,46(2):445- 451.

[7] LEE Jae-Seung,SIM Jae-Yoon,PARK Hong June.A design guide for 3-stage CMOS nestedGm-Coperational amplifier with area or current minimization [C]∥Procee-dings of 2008 International SoC Design Conference.Bu-san:IEEE,2008:II-9-II-12.

[8] NG Hiok-Tiaq,ZIAZADEH Ramsin M,ALLSTOT David J.A multistage amplifier technique with embedded frequency compensation [J]. IEEE Journal of Solid-State Circuits,1999,34(3):339-347.[9] BLACK W C,ALLSTOT D J,REED R A.A high perfor-mance low power CMOS channel filter [J].IEEE Journal of Solid-State Circuits,1980,15(6):929-938.

[10] ESCHAUZIER R G H,KERKLAAN L P T,HUIJSING J H.100-MHz 100-dB operational amplifier with multipath nested miller compensation structure [J].IEEE Journal of Solid-State Circuits,1992,27(12):1709-1717.

[11] ESCHAUZIER R G H,HUIJSING J H.Frequency compensation techniques for low-power operational amplifiers [M].Boston:Kluwer Academic Publisher,1995:105-117.[12] HUIJSING J H,HOGERVORST R,de LANDEN K J. Low-power low-voltage VLSI operational amplifier cells [J].IEEE Transaction on Circuits and Systems I:Fundamental Theory and Applicaions,1995,42(11):841- 852.

[13] BIABANIFARD S,LARGANI S M,AKBARI M,et al. High performance reversed nested miller frequency compensation [J].Analog Integrated Circuits & Signal Processing,2015,85(1):223- 233.

[14] De LANGEN K J,ESCHAUZIER R G H,van DIJKG J A,et al.A 1-GHz bipolor class-AB operational amplifier with multipath nested Miller compensation for 76-dB gain [J]. IEEE Journal of Solid-State Circuits,1997,32(4):488- 498.

[15] ESCHAUZIER R G H,HOGERVORST R,HUIJSING J H.A programmable 1.5 V CMOS class-AB operational amplifier with hybrid nested Miller compensation for 120 dB gain and 6 MHz UGF [J].IEEE Journal of Solid-State Circuits,1994,29(12):1497-1504.

[16] XIE Yi,ZHU Zhangming.A high speed four-stage operational amplifier in 65 nm CMOS [J].Analog Integrated Circuits and Siganl Processing,2016,86(1):133-140.

[17] GOLABI S,YAVARI M.High-speed three-stage operational transconductance amplifiers for switched-capacitor circuits [C]∥Proceedings of the 22nd Iranian Confe-rence on Electrial Engineering.Tehran:IEEE,2104:413- 417.

[18] GOLABI S,YAVARI M.A three-stage class AB operational amplifier with enhanced slew rate for switched-capacitor circuits [J].Analog Integrated Circuits and Signal Processing,2015,83(1):111-118.

[19] ALLEN Phillip E,HOLBERG Douglas R.CMOS analog circuit design[M].2nd ed.New York:Oxford University Press,2002:261- 269.

[20] WAND Yu,YAND Haigang,YIN Tao,et al.A 12-bit,40-Ms/s pipelined ADC with an improved operational amplifier [J].Chinese Journal of Semiconductors,2012,33(5):055004/1- 8.

[21] NING Ning,YU Qi,WANG Xiao-zhao.A novel clock feed-through frequency compensation for fast-settling of fold-cascode OTA [J].Chinese Journal of Semiconductors,2006,27(10):1737-1741.

Multi-Stage Operational Amplifier for Broadband Δ-∑ ADC

XUKenCAIMinHEXiao-yong

(School of Electronic and Information Engineering, South China University of Technology, Guangzhou 510640, Guangdong, China)

In order to improve the in-band gain and bandwidth of operational amplifiers, a four-stage operational amplifier of the broadband Δ-Σ ADC used in long-term evolution receivers is proposed. In the operational amplifier, a hybrid frequency compensation scheme combining feedforwardGm-Cand Miller technique is adopted to ensure the stability. Then, a high-performance four-stage operational amplifier is designed in 0.13 μm 1P6M CMOS technology, and it is applied to the broadband Δ-Σ ADC. Test results show that (1) with a power supply of 1.5 V, the ope-rational amplifier achieves a unity gain bandwidth of 442 MHz, a DC gain of 72.8 dB and a slew rate of 101 V/μs; (2) with the same bandwidth and power dissipation, the in-band (0～10 MHz) gain of the proposed amplifier is 6 dB more than that of the traditional two-stage operational amplifier; and (3) in a signal bandwidth of 10 MHz, the broadband Δ-Σ ADC adopting the proposed amplifier achieves a SNR of 68 dB and a SFDR of 78 dB.

operational amplifiers; multi-stage; frequency compensation; broadband amplifiers; sigma-delta modu-lation; analog-to-digital conversion

1000-565X(2017)01- 0042- 06

2016- 04- 01

国家科技重大专项(2010ZX03001- 004- 03)

Foundation item： Supported by the National Science and Technology Major Project of China(2010ZX03001- 004- 03)

徐肯(1980-),男,博士生,工程师,主要从事射频及混合信号集成电路研究.E-mail:xuken@126.com

† 通信作者： 蔡敏(1955-),男,教授,博士生导师,主要从事专用集成电路设计研究.E-mail:admincai@scut.edu.cn

TN 47

10.3969/j.issn.1000-565X.2017.01.006