边界扫描测试技术在存储器测试中的应用*

杨士宁 顾 颖 石雪梅 罗 晶

(航天科工防御技术研究实验中心 北京 100854)

边界扫描测试技术在存储器测试中的应用*

杨士宁 顾 颖 石雪梅 罗 晶

(航天科工防御技术研究实验中心 北京 100854)

边界扫描测试技术是一种基于集成电路可测性设计的测试技术,通过对集成电路内部测试寄存器输出响应的分析完成电路系统的测试及故障诊断。它提供了对器件的功能、互连及相互间影响进行测试的接口, 极大地方便了对于复杂电路的测试。文章介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE 1149.1标准规定的数据寄存器和指令寄存器,结合Xilinx公司可编程器件用配置存储器XCF系列芯片的进行基于边界扫描测试技术的测试方案设计。

边界扫描测试; 存储器测试

Class Number TN407

1 引言

随着集成电路制造技术向深亚微米级方向的发展,芯片的集成度也越来越高,内部资源、管脚数目和密度不断提高使得传统测试技术的开发难度越来越大,成本也越来越高。1987年联合测试行动小组(Joint Test Action Group,JTAG)提出的可测试性设计方法——边界扫描测试(Boundary Scan Test,BST)被IEEE接纳形成JTAG标准[1～2],该标准用插入边界扫描结构的全新技术和方法解决了芯片测试技术的瓶颈问题,受到了全球测试业界的广泛认同和支持,许多主流公司的IC芯片均支持边界扫描机制,边界扫描技术不但在芯片故障定位方便测试效率高控制逻辑简便而且易于实现[3～4]。

存储器作为一种在特定条件下用来存储数字信息的芯片,必须经过许多必要的测试以保证其功能正确,其常见的功能性错误包括存储单元短/开路、相邻单元短路、地址短/开路以及存储单元干扰,这些错误都必须通过特定的测试向量来加以实现[5～6]。Xilinx公司可编程器件用配置存储器(XCF系列芯片)是基于FLASH结构的存储器,其无法通过传统的数据写读方式进行数据的记录和读出,须采用新型的测试方法完成功能参数测试[7～8]。文章应用边界扫描测试技术在集成测试上完成了该类存储器的检测程序开发。

2 边界扫描基本原理

边界扫描测试技术是在电路设计时将测试电路设置在集成电路芯片内部, 其中包含连接在元器件的边界引脚和核心逻辑之间的边界扫描单元。除了与封装引脚和芯片的工作逻辑相连外, 边界扫描单元也串行互联, 形成一个移位寄存器链[9]。在芯片的正常工作情况下, 它是透明的和停止运行的。测试模式下, 元器件的边界引脚以及内核逻辑可以通过边界扫描单元进行控制和观察, 不需要其它测试设备。支持边界扫描标准的基本芯片结构如图1所示。

边界扫描测试总线由四个(另有一个TRST*为可选)专用引脚组成[10]:测试数据输入(Test Data In,TDI)、测试数据输出(Test Data Out,TDO)、测试模式选择(Test Mode Select,TMS)和测试时钟(Test Clock,TCK)。主要完成测试矢量输入、测试相应输出和测试控制。器件内边界扫描结构主要由测试存取口(Test Access Port,TAP)、TAP控制器(TAP Controller)、指令寄存器(Instruction Register,IR) 和测试数据寄存器(Data Register,DR)等组成。

图1 支持边界扫描标准的芯片结构图

2.1 TAP控制器

TAP控制器是边界扫描测试的核心,边界扫描测试的所有操作都是经由测试访问端口, 在TAP控制器的统一管辖之下实现的。TAP控制器是一个16状态的有限状态机,如图2所示,状态机提供了基于IEEE1149.1标准的边界扫描测试所需的全部过程。16状态TAP状态机中有两条主要的路径,一条用来把边界扫描指令移入边界扫描指令寄存器,另一条用来把测试数据移入边界扫描数据寄存器。状态转移的路径由TCK上升沿时TMS引脚的状态决定。所有对边界扫描电路的操作,例如边界扫描寄存器的选择,边界扫描寄存器的捕获、移位、更新等都必须在TAP控制器进入相应状态才能进行。

图2 16状态TAP控制器的状态转换图

TAP控制器状态机中有六个稳定状态：测试逻辑复位、测试/闲置、测试数据寄存器移位、测试数据寄存器暂停、测试指令寄存器移位、测试指令寄存器暂停。无论TAP控制器处于哪个状态,只要TMS保持逻辑‘1’至少5个测试时钟周期,就会使TAP控制器恢复到测试逻辑复位状态。测试人员只需要根据TAP控制器的状态机,设计并发送特定的控制逻辑就可以完成对芯片的测试。

2.2 指令寄存器

指令是存储在指令寄存器中的有特殊含义的代码。指令寄存器作用是通过执行其中的测试指令,选择某个数据寄存器接入到TDI至TDO的通路中,控制芯片管脚的状态,设置测试动作。IEEE 1149.1中指令分为两类：公用指令和专用指令。公用指令是协议中加以介绍的指令,包括必要指令和可选指令。必要指令包括旁路指令(BYPASS)、采样指令(SAMPLE)、预装指令(PRELOAD)和外测试指令(EXTEST)。可选指令包括内测试指令(INTEST)、芯片标识代码指令(IDCODE)和高阻指令(HIGHZ)等。专用指令是芯片设计者或生产商为完成某些特殊的测试功能而专门设计的。

2.3 数据寄存器

数据寄存器包含旁路寄存器(Bypass Register,BR)、边界扫描寄存器(Boundary Scan Register,BSR)、芯片标志寄存器(Device Identification Register,DIR)等多个寄存器。旁路寄存器和边界扫描寄存器是必须的,其他为可选寄存器,根据测试的要求和便利性需求而异。测试数据寄存器中的每个寄存器都可以接入扫描链之中,在某一时刻哪一个寄存器接入则由指令寄存器中的指令决定。

3 边界扫描在存储器测试中应用与实现

Xilinx公司可编程器件用配置存储器XCF系列芯片是FPGA在线配置用PROM,根据其存储空间不同,芯片规格分为XCF01S(存储空间为1Mbits)、XCF02S(存储空间为2Mbits),XCF04S(存储空间为4Mbits)等。这一类的存储器内部结构串行的FLASH结构,没有专用的写接口,因此无法像传统的FLASH存储器那样进行存储器的读写功能测试。其器件内部结构如图3所示。

图3 XCF系列器件内部功能框图

从该器件的内部功能框图中可以看出,数据的记录必须通过JTAG接口部分来完成,然后通过串口进行数据的输出。通过研究XCF器件的BSDL文件可以看出,在进行芯片的写操作时,先将器件进入可在线配置的模式“ISPEN”,然后通过TDI写入地址和地址。芯片的边界扫描写算法如下。

表1 XCF的边界扫描记录算法

将上面的状态转换形成测试系统可以识别的测试向量,如图4所示。由于存储器的测试重点是测试图形,常用的测试图形主要有常用的存储器测试向量包括全0/全1、棋盘格、对角线、MARCH等, 所有这些现有的测试算法都是基于它们能够检测出错误的能力。

图4 基于JTAG的存储器测试向量

本文采用棋盘格的算法对边界扫描测试进行了实验验证。将写入数据从器件的输出端读出,器件的实际输出波形如图5所示。从图中可以看出串行写入的棋盘格数据被正确地输出。

图5 XCF器件的数据输出结果

4 结语

边界扫描测试技术目前已广泛应用于大规模数字集成电路测试中。本文采用边界扫描测试方法在存储器测试上进行了应用,成功利用边界扫描实现了Xilinx公司XCF系列存储器的读写功能,并采用棋盘格算法对该方法进行实际验证。该方法具有一定的通用性,可解决一系列具有JTAG接口的串行存储器的测试问题。

[1] Joint Test Action Group.Test Access Port and Boundary-Scan Architecture[S]. IEEE Standard, the Institute of Electrical and Electronics Engineers, USA,2001:3-5.

[2] 陈亮,胡善伟.边界扫描技术及其应用[J].航空计算技术,2009,39(1),128-130. CHEN Liang, HU Shanwei. PrincipleandApplicationofBoundaryScanTestTechnology[J]. Aeronautical Computing Technique, 2009,39(1),128-130.

[3] Hui Zhao. The Application of Boundary-Scan Technology to FPGA-Based Experiment System[C]//The Ninth International Conference on Electronic Measurement & Instruments,2009,629-632.

[4] Mohammad G.H., Kewal K.S. Flash Memory Disturbances: Modeling and Test[A]. VLSI Test Symposium, 19thIEEE Proceeding on VTS,2001:218-224.

[5] 王健,李金凤,边福强,等.存储器的测试技术[J].计量与测试技术,2009,32(4),25-26. WANG Jian, LI Jinfeng, Bian Fuqiang, etc. Testing Techniques for Memories[J]. Metrology & Measurement,2009,32(4),25-26.

[6] Zai Alars, A Jvande Goor. Static and dynamic behavior of memory cell array opens and short in embedded DRAMs[J]. DATE,2001:496-503.

[7] Said Hamdioui, A Jvande Goor, Mike Rodgers. Detecting Intra-Word Fault in Word-Oriented Memories[J]. IEEE VLSI Test Symposium, 2003,173-178

[8] 高剑,郭士瑞,蒋常斌. FLASH存储器的测试方法[J].电子测量技术,2008,31(7),117-120. GAO Jian, GUO Shirui, JIANG Changbin. Test Methods of FLASH memory[J]. Electronic Measurement Technology,2008,31(7),117-120.

[9] 陈庆孔.边界扫描技术在FPGA测试中的应用[J].计算机与数字工程,2010,38(9),62-65. CHEN QingKong. Application of Boundary-Scan for Test FPGA[J]. Computer & Digital Engineering,2010,38(9),62-65.

[10] 郑先刚.边界扫描测试技术的发展和影响[J].电子元器件应用,2015,7(1),40-16. ZHENG Xiangang. Development and Effect of Boundary Scan Test Technology[J]. Electronic Component & Device Applications,2015,7(1),40-16.

Application of Boundary Scan Test Technology in Memory Test

YANG Shining GU Ying SHI Xuemei LUO Jing

(Defense Technology Research and Test Center of China Aerospace Science & Industry Corporation, Beijing 100854)

Boundary scan test technology is one testing technology based on integrate circuit (IC) measurability design. Electrocircuit system can be tested and diagnosed by analyzing the output signal of the circuit inter testing register. The test-port of functional, inter-connect and interactional effect are provided by boundary scan test technology, so it is convenient to test complex IC. The structure, test-flow, test-port and data/instruction register prescribed by IEEE 1149.1 of the boundary scan test are personated. In the end, one testing project of Xilinx programmable memory, XCF series, based Boundary Scan Test is contrived.

boundary scan test, memory test

2016年9月12日,

2016年10月27日

杨士宁,男,硕士研究生,工程师,研究方向:集成电路测试技术。

TN407

10.3969/j.issn.1672-9722.2017.03.036