CMOS运算放大器的设计与Cadence仿真

钱 香,顾 群

（无锡科技职业学院电子技术学院，江苏无锡,214028）

CMOS运算放大器的设计与Cadence仿真

钱 香,顾 群

（无锡科技职业学院电子技术学院，江苏无锡,214028）

本文根据运算放大器的设计要求（开环电压增益、相位裕度），分析了CMOS 运算放大器的性能参数，设计出器件的几何尺寸，最后通过Cadence仿真得到性能指标的仿真结果。

运算放大器；开环电压增益；相位裕度；CMOS

0 引言

运算放大器简称运放，是模拟集成电路中的基本单元，一般是闭环的，即内外部都要加入反馈网络，并且要考虑频率补偿和闭环稳定性等因素。同时，运放是放大连续变化的模拟量，要求电压增益越高越好。所以对CMOS运算放大器的设计主要从开环增益、输出摆幅、共模抑制比、频率特性、失调电压和功耗等方面考虑。

本文中要求设计的运算放大器性能指标为：（1）开环电压增益为70dB ；（2）相位裕度至少为60度；（3）工作电压范围为2.7V～5.5V。

1 电路分析与设计

运放主要由两级放大器组成，第一级是差分放大器，主要是提高输入电阻和共模抑制比；第二级的放大器主要是提高驱动能力。本文设计的放大器如图1，电路中的M1管和M2管为PMOS管差分输入对管，M3管和M4管为有源负载管，M8管和M9管组成恒流源偏置电压电路，给差分放大器和第二级共源放大器提供工作电流，M6管和M7管组成第二级共源放大器，M7管为有源负载，M8管、M9管、M10管、M11管和R构成偏置电路，给M5和M7提供偏置。

图1 放大器电路

首先，对图中的偏置电路进行简单的分析，如图2。M10管和M11管组成第一组镜像恒流源，它们的VGS均相同，W/L也相同；M8管和M9管组成第二组镜像恒流源，并与第一组恒流源构成反馈式闭合环路。对于第二组，它们的栅极连在一起，有下列的关系：

所以，设计时要求M8管的W/L比M9管的大。

图2 偏置电路

对电源电压进行直流扫描，扫描范围为2.7V～5.5V，扫描结果如图3。当电源电压从2.7V～5.5V变化时，M10管的电流从4.30099uA～4.6028uA变化，M11管的电流从4.30883uA～4.67989uA变化。在某个特定电压下，M10、M11管的电流相差比较小，电流镜的匹配性比较好；电源电压变化时，M10、M11管的电流变化也比较小，可以给电路提供稳定的电流偏置。

下面进行某些参数的理论计算（以电源电压VDD为5.5V为例计算，这里不进行公式推导）。图中M1、M2的参数相同，M3、M4的参数相同，所以计算时只需计算M1、M3的参数，电路中的器件参数和用Cadence仿真电路得到的电流值如表1。

图3 偏置电路的仿真

表1 计算中的各参数值

计算中要用到下面的公式，将其简化如下：

（1）开环电压增益

第一级增益表达为：

第二级增益表达为：

开环电压增益表达为：

运用式（2）和式（3），计算开环电压增益表达式中的各个参数，计算结果如表2所示。

表2 参数计算

开环电压增益

（2）单位增益带宽

（3）功耗

2 电路仿真

分别仿真VDD为2.7V和5.5V时运算放大器的幅频、相频特性，如图4。

图4 运算放大器的幅频、相频特性

从图上得到，VDD为2.7V时，开环电压增益为85.3292dB，相位裕度为71.4435度，单位增益带宽为408.929kHz；VDD为5.5V时，开环电压增益为92.4468dB，相位裕度为72.1637度，单位增益带宽为455.629kHz。

3 总结

本文详细设计了运算放大器电路并进行了仿真，得到在电源电压为2.7V～5.5V范围内，运算放大器的性能比较稳定，并且达到设计要求，开环电压增益85dB以上，相位裕度达到70度以上。

[1]方蓉，程东方，冯旭.手机背光驱动电荷泵电路的设计[J]. 微计算机信息（测控自动化），2005年第21卷第3期，P125-126

[2]曹香凝，汪东旭，严利民.DC-DC电荷泵的研究与设计[J]. 电源世界，2004年第11期，P22-24

[3]李桂宏，谢世键编著.集成电路设计宝典[M].北京：电子工业出版社，2006.4，P179-204

[4]（美）维斯特（Weste,H.E.），（美）哈里斯（Harris,D.）著，汪东等译.CMOS超大规模集成电路设计[M].北京：中国电力出版社，2005.10

[5]（美）艾伦（Allen,P.E.）等著，冯军等.CMOS模拟集成电路设计[M].北京：电子工业出版社，2005.3

[6]钱香，朱芙菁.可变增益电荷泵的分析与设计.电子器件[J]，2012年2月第35卷第1期，P83-89

[7]何红松.CMOS两级运算放大器设计与HSPICE仿真.湖南科技学院学报[J]，2007年12月第28卷第12期，P28-30

The Design and Cadence Simulation of CMOS Operational Amplifier

Qian Xiang ，Gu Qun
（School of electronics and technology, Wuxi Professional College of Science and Technology，Wuxi Jisngsu，214028）

According to the design requirements of the operational amplifier （open loop voltage gain and phase margin）, analyzes the performance parameters of CMOS operational amplifier design, geometric dimensions of the device, the simulation results obtained by Cadence simulation performance.

Operational amplifier; open loop voltage gain; phase margin; CMOS