低功耗单片低噪声放大器芯片

周守利,俞俊学,陈 伟,熊德平

(1.浙江工业大学 信息工程学院, 浙江 杭州 310023;2.浙江大学 航空航天学院, 浙江 杭州 310027；3.广东工业大学 物理与光电学院，广东 广州 510006)



低功耗单片低噪声放大器芯片

周守利1,俞俊学1,陈 伟2,熊德平3

(1.浙江工业大学 信息工程学院, 浙江 杭州 310023;2.浙江大学 航空航天学院, 浙江 杭州 310027；3.广东工业大学 物理与光电学院，广东 广州 510006)

基于0.15 μm GaAs pHMET工艺技术的管芯特性分析，采用电流复用结构及有源偏置技术，研制了一款高鲁棒性低功耗单片低噪声放大器芯片.该款芯片具有三级拓扑结构，采用源极负反馈提高芯片稳定性，采用有源偏置技术弥补工艺波动现象造成的芯片性能波动.供电电压为5 V的条件下，芯片的工作带宽为19～24 GHz，增益和噪声系数分别为(24.7±0.2)，(1.4±0.1) dB，电路总电流仅为5 mA.芯片尺寸为2 mm×1 mm.与其他相同工作频率、使用传统技术的芯片相比，噪声系数和电路功耗方面具有明显的优势.

低噪声放大器；电流复用；低功耗；有源偏置；鲁棒性

科学技术日新月异的今天，微波单片集成电路(MMIC)技术广泛应用于军事[1]、航天和民用方面，已经成为我国发展各种高科技武器的重要支柱产业[2].同时近几年我国对军工技术的需求日益增大，我国的MMIC产业得到了迅速的发展.单片低噪声放大器作为微波单片集成电路的重要部分[3]，主要应用在射频微波接收系统中，接收系统噪声系数和灵敏度主要由低噪声放大器决定[4-5].现阶段的单片低噪声放大器不仅要求在较宽的带宽内的噪声系数尽可能的小，而且对芯片其它指标的要求也日益提高[6]，特别是电路功耗和芯片尺寸方面，降低芯片的功耗有助于减少系统的整体功耗，使系统使用时间更长，芯片尺寸的缩小，有利于芯片和系统的微型化.与此同时，不同批次晶圆的芯片性能一致性，即使同一批次的晶圆不同位置芯片性能也不一致.国外低噪声放大器往往都是超宽带超低噪声放大器，国内由于技术壁垒等问题，设计的低噪声放大器性能略落后于国外.

针对系统对宽带低噪声放大器多方面的要求，笔者研制了一款具有两级拓扑结构的高鲁棒性、超低功耗单片低噪声放大器，其工作频带为19～24 GHz.为了实现宽带低噪声放大器在工作频段内都取得比较低的噪声系数[7]，采用了电流复用结构[8]，极大地降低了电路的总电流和芯片整体功耗，也为电路的噪声系数提供了优化空间.针对系统对芯片性能一致性的需求，为弥补工艺波动带来的性能波动偏差，采用有源偏置技术，增强了芯片的工艺鲁棒性.

1 LNA的分析和设计

1.1 管芯分析

对比Si、GaAs和GaN等材料的工艺成熟度和生产成本，设计采用栅长为0.15 μm的砷化镓赝高电子迁移率晶体管(GaAs pHEMT)工艺，由于其电子迁移率非常高，截止频率更高，具有极好的噪声特性和极高增益.器件的最小噪声系数计算式为

(1)

NFmin=10log(NFmin)

(2)

式中源电阻Rs，Rg和跨导gm为最小噪声系数的主要影响因素.

通过分析工艺特性来确定所设计放大器的拓扑结构和放大器级数，并进行性能预算，判断设计可行性.最后确定晶体管尺寸和静态工作点.管芯分析主要内容是分析管芯的最小噪声系数和最大增益.结果分析如图1，2所示.

图1 管芯最小噪声系数曲线Fig.1 The minimum noise figure of transistor

图2 管芯最大增益曲线Fig.2 The max gain of transistor

由图1可知：该工艺管芯的噪声系数很低，在工作频段内NFmin仅有0.4 dB，非常适用于低噪声放大器设计.从图2中曲线反映：在18～26 GHz频段内管芯的最大增益均大于12.4 dB，根据所需增益为24 dB的指标要求，综合分析后选择三级放大器拓扑结构.三级放大器管芯所选取的尺寸都为2 μm×25 μm，管芯漏极电流密度为100 mA/mm2，管芯漏极工作电压为2 V，工作点选择在器件饱和电流的20%～30%之间比较合适，而所选工艺的管芯为增强型管(E-mode)，其栅极电压为0.54 V.根据式(1)，得单级电路的漏极电流大小为5 mA.

1.2 电流复用结构

为降低芯片功耗和优化芯片噪声系数，采用了电流复用结构.整体电路结构如图3所示，采用源极负反馈方式提高稳定性，通过将传统电路结构中的后级晶体管的源极和前级晶体管的漏极供电支路级联的方式，构成电流复用结构，复用传统网络结构中到地电流.

图3 电路整体结构图Fig.3 The total circuit of design

使用常规电路结构的芯片总电流为三级漏极电流的总和约为15 mA.而该设计中采用了电流复用结构，复用了后两级的漏极电流，因而整个电流的电流总和为5 mA.在相同的5 V供电电压下，整个电路的功耗也从原有的75 mW降到了25 mW，整个电路的功耗降低到原来的三分之一，而对芯片噪声、增益和驻波等主要性能几乎无影响.随着电流复用结构带来的电路总电流降低，设计者拥有更多的功耗裕度去折衷第一级管芯的选取，达到进一步优化芯片整体噪声系数的目的.于此同时，采用电流复用结构，省去了电路前两级的漏极偏置供电网络，将芯片漏极偏置网络的面积缩减到原来的三分之一，起到了减小电路面积，缩减版图尺寸的作用.

1.3 有源偏置技术

由于器件制造工艺的波动特性，阈值电压VTO的值会随之波动变化，而阈值电压VTO对电路的性能和可靠性具有非常重要的影响.晶体管漏极电压公式为

(3)

式中mn，COX，W，L随着管芯尺寸的确定而确定，若采用常规偏置给管芯栅极添加固定的VGS和VTO，式(3)中仅剩VTO为变量，那么晶体管漏极电流ID的大小受VTO变化影响，VTO的波动会导致管芯无法工作在稳定的直流工作状态，进而影响到芯片噪声和增益的一致性.而某些对芯片性能一致性要求较高的系统，例如相控阵雷达，需额外增加系统的复杂度或者通过控制每块芯片的栅极电压来消除由于芯片性能波动带来的一致性问题的影响.

采用有源偏置技术可以有效减少由工艺波动带来的芯片性能问题.具体做法是通过在管芯栅极添加一个与管芯VTO具有相同波动的VGS供电电压代替原有的固定电压，通过抵消漏极电流公式中(VGS-VTO)的波动，从而避免了ID的波动和芯片参数的波动，减少因一致性问题产生的不必要措施，使芯片使用复杂度降低，便于直接使用.

所设计的有源偏置原理图结构如图4所示.

图4中有源偏置电路中管芯M1与管芯M2共同形成电流镜电路[9]，M1为有源偏置结构中的晶体管，M2为放大电路的第一级管芯.R1则起到电阻分压提供合适的VGS值的作用.有源偏置栅极输出电

压VGS有着与晶体管VTO有相同的波动，从而保证芯片漏极电流稳定一致而不离散分布，进而提高了低噪声放大器芯片的鲁棒性和性能一致性.

图4 有源偏置原理图结构Fig.4 The active bias circuit

如果放大器为多级结构，那么需要在每一级管芯的栅极都使用有源偏置供电，保证每一级管芯的漏极电流和性能稳定.但是由于该设计同时采用电流复用结构，电路的漏极电流主要由第一级管芯的栅极电压所决定，后两级栅极供电电压对漏极电流影响不大后，故两级栅极通过电阻分压的方式供电来节省版图面积.

2 结果和比较

芯片最终尺寸为2 mm×1 mm，供电电压为5 V，总电流仅为5 mA，整体功耗为25 mW.最终设计版图如图 5所示.

图5 芯片最终设计版图Fig.5 The total layout circuit

将最终版图通过电磁仿真和原理图联合仿真，得到最后的低噪声芯片性能仿真数据，如图6所示.其中图6(a)是低噪声芯片的噪声系数图，从图6(a)中可以看到工作频段内噪声系数小于1.5 dB，在20～24 GHz时噪声系数低于1.4 dB，平均噪声系数总体上小于1.4 dB.图6(b)为芯片小信号条件下的增益曲线，在工作频段内增益大于24 dB，虽然芯片的工作带宽比较宽，但得到的增益平坦度仅为±0.2 dB.图6(c)为芯片两端阻抗为50 Ω时的输入输出驻波系数，在工作频带内输入输出驻波比均小于1.5，说明芯片端口的匹配性能良好.图6(d)则为芯片的稳定性系数，频段内稳定性系数始终大于1，可知芯片在工作频带内绝对稳定.

图6 仿真结果图Fig.6 The simulation result

所设计低噪声芯片的性能优势是噪声系数低和芯片低功耗，表1是和其他芯片的平行比较.

表1 不同芯片噪声和功耗比较表

Table 1 The comparison of different chip about noise fugure and power consumption

芯片频率/GHz噪声/dB功耗/mW本芯片19．0～24．01．425文献[10]芯片22．0～23．02．460文献[11]芯片18．5～28．02．127文献[12]芯片18．0～26．01．5120

表1中芯片都是近几年论文中的低噪声芯片数据，除本芯片外都是使用常规匹配结构和偏置结构，从表1中可以得出本芯片的噪声系数优于其他芯片.芯片的功耗方面也远优于其他芯片，个别功耗接近的芯片则在噪声系数方面体现出了优势.同时对比市场上所存在的相同工作频带的芯片，本芯片也在噪声和功耗方面有比较大的优势.

3 结 论

编者使用电流复用结构、有源偏置技术，研制了一款高鲁棒性、低功耗单片低噪声放大器，芯片噪声系数典型值为1.3 dB，频段内输入输出驻波比均小于1.5，芯片功耗仅为25 mW.通过与其他类似频段的芯片性能的横向对比，达到了低噪声、低功耗的高性能指标要求.虽然与国外优秀的微波芯片相比较，芯片性能可能还有一定差距，但是在国内来说该款芯片性能优良，能适用于该频段内的大部分射频接收系统内.

致谢：本文得到浙江大学航天电子工程研究所的支持和帮助，在此表示衷心的感谢.

[1] 刘秀博，吴洪江.MMIC在T/R组件中的应用[J].半导体技术，2015，11(2)：810-814.

[2] KUMAR C, WEKHANDE R. A prospective design methodology of MMIC 2-6 GHz low noise amplifier[C]//International Conference on Power, Automation and Communication. New York：IEEE,2014:89-92.

[3] WANG S.A GaAs MMIC LNA design for wideband satellite communication receiver application[C]//Communication Problem-Solving(ICCP). New York：IEEE,2014:631-633.

[4] 徐鑫，张波，徐辉，等.S频段pHEMT双通道低噪声放大器芯片的设计[J].微波学报，2015，31(2):83-87.

[5] 孙艳玲，许春良，樊渝，等.2～4 GHz MMIC低噪声放大器[J].半导体集成电路，2014，39(10):733-736.

[6] WANG S, ZHENG X, HAO Y, et al. A 0.75 dB NF LNA in GaAs pHEMT utilizing gate-drain capacitance and gradual inductor[J].Journal of semiconductors，2015，36(7)：1-6.

[7] 李秀萍，曹佳云，李南.一款用于超宽带接收系统的3～5 GHz低噪声放大器[J].北京邮电大学学报，2015，38(2):108-112.

[8] 郑远，吴键，艾萱，等.采用电流复用技术的8 mm频段低噪声放大器芯片[J].固体电子学研究与进展，2013，33(2):124-129.

[9] 吴键，郑远，艾萱，等.0.5 dB噪声系数高线性有源偏置低噪声放大器[J].固体电子学研究与进展，2014，34(3):211-215.

[10] 艾萱，徐光，郑远，等.K波段低噪声放大器芯片[J].通讯世界，2015,13:74-75.

[11] CHEN B Y, CHIONG C C, WANG H. A high gain K-band LNA in GaAs 0.1 μm pHEMT for radio astronomy application[C]//Microwave Conference (APMC), 2014 Asia-Pacific. New York：IEEE,2014:226-228.

[12] TSERNG H Q, WITKOWSKI L C, KETTERSON A A, et al. K/Ka-band low-noise embedded transmission lines MMIC amplifiers[J]. IEEE transaction on microwave theory and techniques,1998,46(12):2604-2610.

(责任编辑：陈石平)

Low-power consumption monolithic microwave integrated circuit low noise amplifier

ZHOU Shouli1, YU Junxue1, CHEN Wei2, XIONG Deping3

(1.Collage of Information Engineering, Zhejiang University of Technology, Hangzhou 310023, China; 2.College of Aeronautics and Astronautics, Zhejiang University, Hangzhou 310027, China； 3. College of physics and Optoelectronic Engineering, Guangdong University of Technology, Guangzhou 510006, China)

Analyzing the characteristic of transistor base on 0.15 μm GaAs PHEMT technique and using the current multiplexing structure and active bias technology, a three stage Robust and low power consumption monolithic microwave integrated circuit low noise amplifier is designed. The negative feedback is used to improve chip stability and the active bias technology is used to solve the performance fluctuation and optimize the performance of the chip. With a DC bias of 5V,the working frequency is 19～24 GHz, the gain and noise figure of the LNA are (24.7±0.2) dB and (1.4±0.1) dB, the total current of the chip was 5 mA. The chip area is 2 mm×1 mm. Compared with other chips with the same operating frequency using traditional technique, the noise figure and power consumption of this chip is much lower.

low noise amplifer; current multiplexing; low power consumption; active bias; robust

2016-02-25

广东省重大科技计划资助项目(2015B010112002)；广州市科技计划项目(201504290917571)

周守利(1972—)，男，江西广丰人，副教授，研究方向为射频微波技术，E-mail: zhoushl@zjut.edu.cn.

TN722.3

A

1006-4303(2016)06-0624-04