采用Hi3520D和IP Over E1技术实现视频数据在E1信道传输

赵宪臣，徐晓明，赵清潇

（山东泉清通信有限责任公司 山东 济南 250101）

采用Hi3520D和IP Over E1技术实现视频数据在E1信道传输

赵宪臣，徐晓明，赵清潇

（山东泉清通信有限责任公司 山东 济南 250101）

针对E1传输信道的特点，将视频编解码芯片Hi3520D与IP over E1技术结合，设计了一种基于E1信道的视频数据传输系统。该系统以Hi3520D嵌入式Linux系统为平台，采用型号为5CEBA7F23C7的FPGA，配合IP over E1技术，实现IP视频数据在E1信道传输。详细介绍了各部分功能，给出了整体功能框图，硬件原理框图和软件流程图。实际工程应用表明：该设计简单可靠，可满足单路不高于720P视频数据在E1信道的传输要求，具备较高推广价值。

E1信道；视频传输；嵌入式Linux；Hi3520D；IP over E1

随着IP数据业务的爆炸性增长，整个通信网络的重心逐渐在向IP网络转移。IP网络技术的成熟和低成本优势，使其成为很多用户的首选，基于此当前许多业务应用（如视频、话音等）的解决方案一般都是基于IP网络体制的。但当前一些专用网络中还大量保有传统的E1信道，为了使基于IP网络体制的视频设备能够充分利用传统的E1信道进行数据传输，设计了一种基于E1信道的视频数据传输系统。采用高性能通信媒体处理器Hi3520D，实现720P画质的视频实时编码，配合在FPGA上完成的IP over E1功能，实现视频数据在E1信道上的传输。

1　系统总体设计

选用海思公司的Hi3520D作为视频数据处理平台，选用Altera公司的5CEBA7F23C7芯片，通过硬件描述语言Verilog HDL编写IP over E1功能电路，实现视频数据的传输适配。图1为系统工作原理框图，其工作原理是：模拟摄像头采集的视频数据通过 PAL制式的CVBS信号输入视频编码芯片TW2868，经过10位的模/数转换，通过BT.656接口输出数字视频信号；Hi3520D内置的视频捕获单元 VICAP（Video capture），通过BT.656接口接收视频数据，经过H.264压缩编码后，通过以太网模块将视频数据封装成IP数据包；FPGA芯片5CEBA7F23C7接收IP数据包，完成IP over E1数据适配工作，最终通过E1接口将视频数据发送到E1信道进行传输。

图1　系统工作原理框图

2　系统硬件设计

2.1视频处理模块

模拟摄像头采集视频信号，并通过CVBS信号输出到TW2868，TW2868是视频模/数转换器和解码芯片，内置NTSC/PAL/SECAM视频解码器和10位的CMOS模/数转换器。工作时完成模拟视频信号到数字视频信号的转换，按照NTSC/PAL/SECAM格式对视频数据进行解码。解码后数据通过BT656接口输入到Hi3520D完成H.264视频压缩编码。

视频数据处理平台采用Hi3520D，是一款支持 H.264 Baseline/Main/High Profile Level4.2视频压缩算法的芯片，内置ARM11处理器内核以及视频硬件加速引擎，能够实现720P画质的实时编解码。其逻辑框图如图2所示。Hi3520D内置多种视频处理优化单元，用于完成1/4像素精度运动补偿、帧间预测、熵编码、De-blocking滤波等。

图2　Hi3520D逻辑框图

2.2IP over E1传输适配模块

整个IP over E1传输适配模块主要由以太网PHY芯片、FPGA芯片、E1线路接口单元等3部分硬件电路组成，如图 3所示。其中以太网PHY芯片为Marvell公司的88E3018，主要完成CSMA/CD、通信速率协商、4B/5B编解码等功能，从线路上接收以太网数据，并通过MII接口将数据发送到FPGA；FPGA内部包含以太网MAC、传输调整单元和E1成帧器；E1线路接口单元为Maxim公司的DS26303，主要完成内部阻抗匹配、HDB3线路编解码、电平变换、滤波整形等功能，向线路输出E1信号。

图3　IP over E1传输适配模块原理框图

MII接口即介质无关接口，是IEEE802.3u规定的一种接口标准。其作用是连接MAC子层与物理层，负责MAC和PHY之间的信息传递，其接口信号描述如表 1所示。

表1　MII接口信号描述

E1接口是由CCITT颁布的接口规范，其接口信号定义如表2所示。

表2　E1接口信号描述

3　系统软件设计

3.1操作系统与驱动程序设计

海思为Hi3520D处理器平台提供基于Linux 3.0.y核心的操作系统软件平台，主要包括UBoot引导程序，Linux 3.0.y内核，根文件系统，并提供了处理器外设和音视频处理软件的内核驱动程序模块，提供所需外部接口芯片的驱动程序模块。

海思提供了基于gcc 4.4.1的交叉编译开发工具链和glibc 2.11.1的系统运行库环境。

1）UBoot完成系统基本运行环境的初始化，并引导操作系统的运行，同时能够实现初始条件下的软件烧写功能。

2）Linux内核是整个软件运行的核心，它控制整个Hi3520D SoC软硬件的运行。

3）根文件系统提供Linux文件系统，采用基于JFFS2格式的非易失性日志文件系统，用于除内核外的其他操作系统软件、数据以及各种用户应用程序和数据的存储。

4）各种驱动程序模块提供对处理器外设和其他外设的控制。

系统软件的层次和逻辑关系如图4所示。

3.2视频处理软件设计

视频处理软件主要是对采集到的视频数据进行H.264压缩，编码中涉及的参数需调用SDK提供的API进行配置，具体功能包括：

图4　系统软件逻辑框图

1）实现视频模块参数配置和初始化接口；

2）启动VI、VPSS、VENC设备，实现视频采集、前处理、编码，并调用传输接口完成编码后的视频码流输出；

3）启动VDEC、VO设备，从传输接口接收视频码流，并实现解码、输出；

4）实现视频处理参数的控制接口。

视频处理流程如图5所示。

图5　视频处理流程图

3.3IP over E1传输适配软件设计

传输适配模块接收以太网数据包，根据MAC地址、IP地址的对应，将IP数据包分拆成多个32字节的片断，连带IP片断的控制信息，映射到成帧的E1信道中，发送到对端；对端接收到数据后，传输适配模块根据E1信道的IP片断控制信息，将IP片断重新组合成一个完整的IP包，采用以太网帧重新封装后，通过以太网接口，发送到Hi3520D进行视频数据解码处理。

传输适配属于内部接口，传输长度32字节，采用自定义的传输适配方法，每帧数据划分为TS0-TS31共32个时隙，其帧格式如图6所示。

图6　传输适配帧格式

TS0用于传输E1帧同步信息，传输码型“00011011”。

TS1用于传输IP片断控制信息，详细定义如图7所示。

图7　TS1详细定义

1）载荷标记（PUI）：表示本时隙的载荷包含一个IP包的片段，“00”表示小于等于30字节的IP包；“01”表示大于30字节的IP包开始段；“10”表示IP包结束段；“11”表示IP包中间段。IP包在载荷中的偏移地址由PSP指定。

2）载荷偏移量指针（PSP）：用于标记载荷中IP包的结束偏移地址，从0开始。在PUI为“01”和“11”时没有意义。

IP适配的封装和解封装在FPGA内完成，采用填充机制，每个IP包固定从传输帧载荷部分的0地址开始填写，其适配过程如图8所示，解适配过程如图9所示。

图8　IP包的适配流程图

图9　IP包的解适配流程图

4　设计中的问题分析

基于IP over E1技术的视频数据传输系统已经在实际工程中得到大量应用，经过测试，系统整体稳定、可靠性高，各项技术指标均满足设计要求。在研制和调试阶段也暴露出一些问题，主要总结为以下注意事项。

4.1接口保护问题

设备与外部相连的视频接口、音频接口、E1接口等，在实际使用中难免会遭受到高峰值电压的冲击。为保护芯片，必须在端口电压与地之间放置一个TVS瞬态电压抑制管，推荐TVS瞬态电压抑制管型号为SMAJ58A。

4.2热设计问题

在本设计中，Hi3520D和TW2868都是高功耗器件，整板功耗可达15W，需要考虑进行热设计，如加大PAD的面积，电源部分走线的加宽并单独分层，如条件具可以在高功耗器件上增加散热器。

5　结束语

基于IP over E1技术的视频数据传输系统设计方案，采用纯IP体制的通信媒体处理器Hi3520D，配合在FPGA上完成的IP over E1功能，实现视频数据在E1信道上的传输。方案具有设计简单、性能稳定的优点。基于此方案，已经设计出多个型号的视频编解码设备，并已投入量产。相比传统的方案有以下2个创新点：

1）采用FPGA完成IP over E1功能，相比于传统的基于ASIC的设计方案，灵活性更高；

2）采用自定义的IP数据包适配方案，具有更高的效率，更适应E1信道的传输要求。

[1]Hi3520D/Hi3515A/Hi3515C H.264编解码处理器用户指南[M].Revision0.4.深圳:海思公司，2013.

[2]Hi3520D/Hi3515A/Hi3515C硬件设计用户指南[M].Revision 0.3.深圳:海思公司，2013.

[3]Hi3521/Hi3520A/Hi3520D/Hi3515A/Hi3515C Linux开发环境 用户指南[M].Revision0.5.深圳:海思公司，2013.

[4]Hi3520D／Hi3515A／Hi3515C H.264编解码处理器用户指南[M].Revision0.4.深圳:海思公司，2013.

[5]Fastboot工具使用说明 Application Notes[M].Revision0.2.深圳:海思公司，2013.

[6]Hi3521／Hi3520A／Hi3520D／Hi3515A／Hi3515C U-boot移植应用开发指南[M].Revision0.4.深圳:海思公司，2013.

[7]Altera Corporation.Cyclone V Device Datasheet[EB/OL]. （2015-06-12）[2015-11-20].https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_51002.pdf.

[8]Intersil Corporation.TW2868 Datasheet[EB/OL].（2013-05-22）[2015-11-20].http://go.intersil.com/rs/intersilcorporation/images/tw2868-ds.pdf.

[9]赵智勇，邹文胜.基于FPGA的以太网接口数据釆集器设计与实现[J].舰船电子工程，2009（6）:173-175.

[10]邱志模，王华.基于FPGA的以太网与E1协议转换器的实现[J].军民两用技术与产品，2006（10）:44-45.

[11]许延，常义林，刘增基.多媒体同步技术研究 [J].西安电子科技大学学报，2000，27（4）:504-509.

[12]崔莉，王敏，吉逸.流媒体同步机制的研究 [J].计算机应用研究，2005，22（1）:73-75.

[13]杨蓓.流媒体系统中音视频同步机制的设计与实现[D].武汉:华中科技大学，2008.

[14]毕厚杰，王健.新一代视频压缩编码标准-H.264/AVC[M].北京:人民邮电出版社，2009.

[15]宋宝华.设备驱动开发详解 [M].北京:人民邮电出版社，2009.

Hi3520D and IP Over E1 technology to achieve video data transmission in E1 channel

ZHAO Xian-chen，XU Xiao-ming，ZHAO Qing-xiao
（Quan Qing Shandong Communication Co.，Ltd.，Jinan 250101，China）

According to the characteristics of E1 transmission channel，the Hi3520D is combined with IP over E1 technology，and a video data transmission system based on E1 is designed.The system is based on Hi3520D embedded Linux system as a platform，with FPGA 5CEBA7F23C7，with IP over E1 technology，IP video data transmission in E1 channel.The function of each part is introduced in detail，and the function of the whole function block diagram，hardware diagram and software flow chart are given.The practical engineering application shows that the design is simple and reliable，and it can meet the requirement of 720P video data transmission in E1 channel.

E1 channel；video transmission；embedded Linux；Hi3520D；IP over E1

TN925＋.91

A

1674－6236（2016）22-0190-04

2015-11-20稿件编号：201511196

赵宪臣（1967—），男，山东济南人，硕士，高级工程师。研究方向：电路设计、微波通信。