CMOS IC失效机理与老炼频率的关系探讨
2016-11-17李兴鸿赵俊萍
李兴鸿,赵俊萍
(北京微电子技术研究所,北京,100076)
CMOS IC失效机理与老炼频率的关系探讨
李兴鸿,赵俊萍
(北京微电子技术研究所,北京,100076)
从老炼试验的原理、CMOS IC的失效机理和功耗等几个方面对CMOS IC的失效机理与老炼频率的关系进行了探讨。通过分析发现,动态老炼的效果与频率的高低的关系不大。希望此结果对老炼方案的编制和老炼试验的实施起到一定的参考作用。
集成电路;老炼;失效机理;频率
0 引言
由于集成电路芯片制造工艺的不断进步,测试覆盖率的提升,芯片的成品率和可靠性已有了较大的提高。老炼是工程上常用来剔除早期失效产品,提高系统可靠性的方法,其具体的做法是在较长的时间内对元器件连续施加一定的电应力,通过电-热应力的综合作用来加速元器件内部各种物理、化学反应过程,促使元器件内部各种潜在的缺陷及早地被暴露出来,从而达到剔除早期失效产品的目的。但是,多年的老炼试验结果表明,老炼试验并没有取得预期的效果,因此人们对老炼试验的作用产生了质疑。即便如此,人们仍然在按照MILSTD-883中给出的方法进行老炼试验,并希望目前的老炼工作能够更有意义,对电压、温度等因素对老炼试验的效果的影响进行研究之后,又开始对频率对老炼试验的有效性的影响进行了研究。基于此,本文对CMOS IC的失效机理与老炼频率的关系进行了探讨,以期为改善CMOS IC老炼试验的效果有一定的指导作用。
以下将从老炼试验、CMOS器件的失效机理、频率和功率等多个方面进行阐述。
1 老炼试验
老炼试验是环境试验的重要项目,其目的在于发现、剔除早期失效的产品,为设备的可靠运行奠定基础[1],但是老炼试验的实施过程仍存在很多模糊之处,因而有时往往没法达到预期的效果。
在老炼试验的方法中,已对电压、环境温度(或结温)进行了很好的规定,甚至对电流密度都进行了规定,但对频率却没有做出明确的要求,从而给器件详细规范的制订留下了自由裁量权。
目前频率较高的老炼箱的频率能够达到20~30 MHz,一般的老炼箱的频率在1 MHz以内;而常规集成电路的工作频率比这些频率要高得多。由于老炼设备一次要老炼 (驱动)多只器件,也就是说,老炼设备每个通道的负载阻容和分布阻容都较大,从而导致了时间常数较大,因此,无论怎样提高老炼设备的频率都不可能达到器件的使用频率。如果将老炼试验的目的理解为模拟器件的使用环境,从而使器件先经历一个使用过程,则老炼始终无法达到此目的,特别是在频率方面。此事只能用少量的器件用专用环境进行试验 (应用验证),但不可能用于筛选。
CMOS IC老炼时,理想的情况是对CMOS IC中的每个基本元器件 (例如:N/PMOS管、PN结、电阻、电容和金属布线等)都能施加电应力 (电压及电流)。实际上,只有MOS管开启老炼时,才有可能加最大的额定工作条件于管子上。此工作由老炼向量的覆盖率决定。CMOS电路原理决定了N/ PMOS对管不能同时开通。只有当NMOS管输入为高电平及PMOS管输入为低电平时,栅氧才可能承受较高的电压,沟道及其他相应的结构 (电阻、电容和金属布线等)上才可能流过较大的充放电电流及形成电压而被考验。反过来当PMOS管输入为高电平时对PMOS的考验会较弱,当NMOS管输入为低电平时对NMOS的考验也会较弱。
总之,老炼时如果希望器件的每个节点都能加电应力,就必须有高低输入脉冲,这样才能使相关的节点翻转。
器件的物理失效机理包括分子、原子和离子的运动,电荷、陷阱的产生、移动或复合,以及基本粒子的运动与平衡几种。运动与平衡都需要时间。由于节点翻转前后的应力水平不同,如果一直有电应力施加,则有变化的倾向或发生变化;如无电应力施加,则无变化的倾向或不发生变化,或出现如热导致的再分布使局部或全部恢复。
静态老炼能最长时间地持续将电压应力加于部分NMOS或PMOS的栅和源漏 (包括阱)之间,约半数N/PMOS管得到了考验,按统计规律,我们认为静态老炼可考验工艺。所以在单位时间内,撇开具体的失效机理,则很难说静态老炼好还是动态老炼好,模糊处理则动静结合最好。我们的观点是,既然老炼剔除有限或未剔除,按标准试验表征能达到此等级就行。从以上分析可以粗略地看出,老炼效果与频率有关系,但并未得出需要高频老炼的结论。
2 CMOS IC器件温度与频率的关系
CMOS IC的功耗P由静态功耗Ps、瞬态功耗Pt和输出对负载电容及内部节点电容的充放电消耗的功耗Pc构成[2],即:
式 (2)-(3)中:f——主频;
n——门数;
F——平均每个门的扇出;
C0——每个门的平均负载电容;
ITmax——反向器的最大瞬态电流;
tra——平均上升下降时间;
α——频率调节系数。
CMOS IC的功耗与频率成正比,且充放电功耗Pc最大,瞬态功耗Pt次之,静态功耗Ps可以忽略不计[3]。
微电子器件的热性能由结温TJ、结到参考点热阻Rth(J-R)、壳温TC、安装表面温度TM和热响应时间构成,其计算公式为:
式 (4)中:TR——参考点温度;
PH——施加于器件的功耗,老炼时就是式 (1)中的P。
不管是Arrhenius模型还是Eyring模型,器件结温TJ都是不可缺少的最重要的参数。
而从式 (4)可以看出,器件结温TJ可通过调节环境温度或参考点温度TR来确定,也可通过调节功率P或器件频率f来确定,或同时调节功率和环境温度来获取,视具体的情况而定。
很明显,如果仅需要调节器件结温,那么最简单的方法莫过于调节参考点温度TR(老化箱温度),并不一定需要调节 (提升)器件的频率。
其次,当频率提升时,如果脉冲波形的上升下降沿形状不变,则除非功率P与频率f成正比外,否则与低频相比,高频时节点的最大电流密度、电场强度都不会有任何变化,也就是说老化电应力强度不会提升。从第2章的分析中还可看出,脉宽变窄甚至会影响失效机理的有效激发或恢复。
但是,如果频率能够进行分时段的周期性变化,比如:从几千赫兹突然变到几兆赫兹或几十兆赫兹的周期性变化,则器件结温TJ也会发生周期性变化,应能综合地考验热失配应力的失效情况。如果总功率较小 (通常如此),则温差有限,考验效果有限。如果频率稳定,则很快就会达到热平衡稳态,热失配消失,与频率无关。
从以上分析可以看出,频率的高低其实并不重要,重要的是使芯片节点或每个管子、导线等基本元器件都能加上电应力。
3 CMOS IC常见失效机理与频率的关系
半导体器件的常见失效机理与影响因素即模型参数[4]如表1所示。可见,除电可编程器件的编程擦写与频率 (次数)有直接关系外,其余器件(包括SRAM)的失效均与频率无直接关系。而这些擦写与频率 (次数)有直接关系的模型仅适用于非易失存储器[5]。与热电相关的失效机理模型都是直流 (DC)参数模型。交流或脉冲工作永远达不到直流的应力强度,顶多是最大值能达到直流的应力强度。故在单位时间内,交流 (AC)工作会减弱相关的效应;也就是说,提高频率并不会提升老炼的有效性,反而会降低其有效性。另一方面,低频和稍微高的但与实际工作相差甚远的频率并不会产生新的物理效应,无本质的差异。
表1 常见失效机理与模型参数
以电迁移为例,到失效时的时间TTF模型如下所示[4]:
式 (5)中:A0——比例常数;
J——施加的电流密度;
Jcrit——临界电流密度,在此电流密度下不会发生电迁移;
n——电流密度指数;
Eaa——表观激活能;
k——波尔兹曼常数;
T——开尔文温度。
Jcrit就是GJB 597第3.5.5节中的最大允许电流密度。从电路可靠性设计来说,实际电路中的最大电流密度J(直流或交流峰值)要远小于此值,在设计规则检查时早已排除,也就是对正常电路根本不会发生电迁移,当然与时间及频率无关了。
如果自动测试设备 (ATE:Automatic Test E-quipment)测试的三温交直流参数测试合格且离散性小,则说明芯片内部的节点链路比较健康,实际结果与仿真结果相符,没有临界电流密度以上的能筛选出来的缺陷。由CMOS器件的工作原理可知,最大电流密度与频率无关。所以高频充放电电流密度量值有限,冲击不会激发出电迁移。从器件温度特性还可知,到一定的温度后,各种电流趋于稳定,频率高也不会再增加电流了。这些都说明不需要高频老炼。
如果一个电路的测试结果不能最大限度地反映电路的真实水平,则无判别的标杆,讨论此问题的实际意义就不大。
4 结束语
对于集成电路,由于制造工艺和设计手段的进步,过程控制已很精准,仿真效果与实际效果的差距已不大;并且,面向故障的测试向量集已较为完备,经三温高覆盖率高精度电压拉偏测试,以及环境试验后,至老炼前,已基本淘汰了勉强合格的器件。
除操作失误外 (例如:芯片设计错误、PC板设计错误、机械损伤、静电损伤、过电应力损伤和沾污),几乎未见真正的热电老炼淘汰剔出,老炼试验实际成为了质量保证条件中不得不进行的例行程序。
老炼试验的基础是Arrhenius和Eyring模型,即通过对器件施加温度和电应力来激发早期失效。在一定的条件下,虽然温度可通过增加频率达到,但对很多功率不大的集成电路来说,结温的升高主要还是由环境温度来支持的;并且,同样的结温,用什么方法得到并没有本质的区别 (最大电流密度一致)。
首先,常见的与电应力相关的失效机理模型都是直流模型,且计算或试验中采用的模型参数条件都较苛刻,实际电路在进行可靠性设计时早已降额,根本不会发生这些在前工艺制造及编制设计规则时已经规避掉的机理;其次,芯片的工作方式一般是交流方式,电应力平均强度又大为减轻,按失效机理模型,其寿命会呈指数或幂指数的方式延长,使之远离失效的可能;第三,与直流情况相比,交流 (或脉冲)工作,有电应力减小的间歇区,从粒子的扩散及漂移理论来说,粒子有空间再分布的趋势,即自愈效应或恢复效应;第四,由于频率高,机理效应的作用时段短,还来不及产生明显的变化就到了间歇时段,所以,在单位时间内,交流 (AC)会减弱与电应力相关的失效机理的发生;最后,不管老炼设备的频率多高,与器件的使用频率相比都是低频,在低频段的频率变化也无法替代使用频率带来的效应,故高频老炼并无意义。
综上所述,我们的结论是,对于动态老炼试验,如果期望提高老炼试验的有效性,则应尽量地优化动态老炼的向量,提高电路内部节点的翻转覆盖率,而提升老炼频率不但不会提升器件老炼的有效性,反而会在单位时间内减少老炼的有效性,原则上会翻转就行,不用特意去改变通行很久的常规老炼方法。如果还有一些与频率相关的事项需要落实,则应在应用验证或EMC试验中进行,而不是在老炼试验中进行。
[1]李兴鸿,赵俊萍,赵春荣.集成电路三温测试数据在失效分析中的应用 [J].电子产品可靠性与环境试验,2013,31(5):1-5.
[2]PRADEEP Lall,MICHAEL G Pecht,EDWARD B Hakim.温度对微电子可靠性的影响 [M].贾颖,张德骏,刘汝军,译.北京:国防工业出版社,2008.
[3]信息产业部电子第四研究所.微电子器件试验方法和程序:GJB 548B-2005[S].北京:总装备部军标出版发行部,2007.
[4]高保嘉.MOS VLSI分析与设计 [M].北京:电子工业出版社,2002.
[5]Failure mechanisms and models for semiconductor devices: JED 122G[S].
[6]赵霞,吴金,姚建楠.基于失效机理的半导体器件寿命模型研究 [J].电子产品可靠性与环境试验,2007,25(6):18-21.
[7]李兴鸿,赵俊萍,赵春荣,等.中间电平对CMOS数字电路的影响 [J].电子产品可靠性与环境试验,2013,31(6):13-16.
Discussion on the Relationship between the Failure Mechanism of CMOS IC and Burn-in Frequency
LI Xing-hong,ZHAO Jun-ping
(Beijing Micro-electronics Technology Research Institute,Beijing 100076,China)
The relationship between the failure mechanism of CMOS IC and burn-in frequency is discussed from the aspects of the principle of burn-in test,the failure mechanism of CMOS IC and the power consumption.Through the analysis,it is found that the effect of dynamic burn-in test has little relationship with the level of frequency.And it is hoped that this result can be used as a reference for the compilation of burn-in test program and the implementation of burn-in test.
IC;burn-in;failure mechanism;frequency
TN 432.06
A
1672-5468(2016)05-0006-04
10.3969/j.issn.1672-5468.2016.05.002
2016-04-12
李兴鸿 (1963-),男,云南富源人,北京微电子技术研究所航天大规模和超大规模集成电路检测和失效分析中心副主任,封装测试中心总工程师,研究员,从事集成电路失效分析工作。