利用Allegro实现万兆子卡的高速电路设计

詹 萌，胡春晖

（1.武汉邮电科学研究院 湖北 武汉430074；2.武汉烽火网络有限责任公司　湖北 武汉430074）

利用Allegro实现万兆子卡的高速电路设计

詹 萌1，2，胡春晖2

（1.武汉邮电科学研究院 湖北 武汉430074；2.武汉烽火网络有限责任公司湖北 武汉430074）

为了满足日益增长的网络需求，设计了一款用于万兆以太网中高端路由器的光接口子卡，介绍了该子卡的硬件架构，使用的主要芯片及其能完成的功能。针对高速系统中存在的信号完整性的问题，提出了差分线对这一有效可靠的布线方式，重点说明了差分线对的布线准则、设置方法以及其需要注意的问题。采用Cadence公司的Allegro软件，以子卡上的SFP+接口信号为例，阐明了差分信号在PCB中的实现。最终通过各项测试，得以投入生产。

高速电路；万兆子卡；差分线对；Allegro

随着网络技术和信息技术的高速发展，信息的交换速率和传输容量也在不断提升，从以前10 Mbps、100 Mbps、1 000 Mbps到现在10 Gbps。以太网速率不断提升的同时，光通信已发展成为现代信息的主要传输手段，而负责连接不同网络的路由器为满足当今的数据传输需求，不仅拥有传统的网络接口，更增加了光模块。不同速率的以太网相对应使用的光模块也不同，而本10 GbE子卡采用的是SFP+模块。SFP+（10 Gigabit Small Form Factor Pluggable）光纤模块，是一种可热插拔的，独立于通信协议的光学收发器，通常传输光的波长是850 nm，1 310 nm或1 550 nm，可以用于10 Gbps的SONET/ SDH，光纤通道，万兆以太网中。相对之前的SFP或XFP，SFP+拥有更高的光模块密度及更低的成本，因而是10 Gbps光收发器的最佳选择。本文讨论了四口万兆子卡的硬件架构，主要芯片及其可以实现的功能，重点以SFP+接口部分的差分信号为例，介绍了在高速电路中高速信号的走线及阻抗控制。

1　　硬件设计

1.1系统整体架构

四口万兆子卡是高端路由器的一块接口子卡。发送数据时，先由母卡上的MAC交换芯片完成数据转发，再通过XAUI接口发送高速差分信号到万兆PHY芯片，经过处理后送入通过SFI接口送入SFP+光模块再向上级设备输入，接收数据过程则正好相反。子卡支持同步以太网，支持LAN/WAN模式，同时提供2或4个10GBase-R/W万兆以太网接口。整体架构如图1所示。

图1　系统整体硬件架构

1.2万兆PHY电路（主要芯片）

万兆PHY电路的主要功能是完成XAUI和SFI之间的转换，XAUI总线适用于PHY芯片及母板交换芯片之间的数据传输，SFI总线则用于PHY模块和光模块间的数据传输。

本子卡采用使用两片 Broadcom公司的 BCM84728，BCM84728是一款双通道SFI-to-XAUI的芯片，集成了能够减小多模光纤散射效应的EDC电路，提供4路10Gb/S的PHY通道。采用19 mm*19 mm，324-pin Rosh的BGA封装。

整体接口框图如图2所示。

图2　PHY芯片接口框图

单片BCM84728可以实现以下功能：

1）XAUI可以灵活的配置成 1.0Gbps/10 Gbps XAUI/ HiGig2接口，通过AIRMAX高速连接器连接到母卡上面。

2）提供1对MDC/MDIO接口，母卡利用此接口通过连接器对PHY芯片进行配置。

3）提供2个SFI接口与2个SFP+模块相连。

4）母卡通过连接器给 BCM84728提供复位信号，BCM84728通过连接器给母卡提供中断信号。

2　　差分线对在本设计中的实现

通常的电路板使用的是单端信号线，它的接收信号等于信号与电源或地间的差值，这样一来，信号上的噪声就不能有效的被消除。由于子卡的速率超过了10 Gbps，如果使用单端信号线，会受到各种噪声源的影响从而破坏系统的信号完整性。而差分线对是使收到的信号等于两个互补并且彼此互为参考的信号之间的差值，能极大地降低信号的电气噪声干扰。因而在高速电路设计中，一般使用差分线对来传输数据。

Allegro是Cadence公司推出的先进 PCB设计布线工具，它提供了良好且交互的工作接口和强大完善的功能，和它前端产品Cadence、OrCAD、Capture的结合，为当前高速、高密度、多层的复杂 PCB设计布线提供了最完美的解决方案［1］。

2.1差分线对

差分线对是指一对存在耦合的传输线。差分信号的传输是利用两个输出驱动来驱动差分线对，一根携带信号，另一根携带它的互补信号。我们需要的就是差分线对间的电压差，它携带着要传输的信息［2］。

在实际进行PCB布线时，差分走线的基本要求是等长和等距。

等长是为了确保两根线上的差分信号的极性时刻相反，保证每个信号的传输时延相同，减少共模分量。在高速线路中，一般要求的等长匹配±10 mils之内［3］。等距，即要求走线平行，则是为了使差分线对间的距离相等，从而保证差分线对差分阻抗全程都不会改变，减少反射［3］。

2.2差分线对的设置

以SFP+接口信号SG0_TXP/N为例，步骤如下：

1）创建差分对对象

在Allegro中，执行Logic-assign Diff pair菜单命令，选择建立差分对的信号TXP、TXN并命名为SG0_TX。

2）创建电气约束。

①在Electrical Constraint Set文件夹下的Routing工作表中选择Differential Pair，如图所示，在约束管理器中显示出Differential Pair工作表。

②选择设计port，单击右键并从快捷菜单中选择Ceate-Electrical Cset命令。弹出Ceate Electrical Cset窗口，输入diff100并点击OK，如图3所示。

图3　创建电气约束

3）定义电气约束

①选择diff100的Primary Gap网络表，单击右键并从快捷菜单中选择Change命令，弹出的对话框中选择calculator。使用这个计数器可以帮助计算差分线间的距离和线宽，求出理想的差分阻抗。

传输线的特征阻抗是传输线的一个重要指标，不同的条件有不同的计算方法，针对母板设计的实际情况，可近似归纳成strilpline和Microstrip两类。

对于微波带状线（strilpline），特征阻抗：

Z_O=60/√εγ In 4h/（0.67πω（0.8+t/ω））Ω

对于微带线（Microstrip），特征阻抗：

Z_O=87/√（εγ+1.41）In 5.98h/（0.8ω+4）Ω

其中εγ为PCB板的介电常数。

②在 Differential Calculator窗口，设置 Layer Name为TOP，选择Primary Gap作为重新计算的目标。根据信号对SG0_TXP/N的阻抗要求来计算差分对的线宽、线距，如图4所示。

图4　线宽线距计算

4）根据计算结果，定义差分对SG0_TXP/N电气约束条件:

主要线宽/线间距:6.5 mil/9 mil；线最小间距：6 mil；差分线对不允许的非耦合线长：100 mil；差分线对Primary Gap允许的最大误差值：0.1 mil。

5）将diff100设置应用于SG0_TXP/N差分线对上。

在Constraint Manager中选择diff单击鼠标右键并选择Constraint Set References命令，在弹出的对话框中选择diff pair并将所有的SG差分对移到右边窗口，点击OK确定，如图5所示。

图5　运用设置规则

6）布线

Allegro PCB拥有完善的Constraint设定，在按要求设定好布线规则后，在布线时只要不违反 DRC就可以达到这些要求，可以选择自动布线或手动布线。如果违反了约束规则，将在 Constraint Manager上以红色标记或者在 Allegro PCB Editor的DRC上标记出来。

然而自动布线会因为电路板的引脚分布、器件布局等原因，导致生成地差分线对在多数情况下都不会是完全等长。因此，为了减少差分线对的阻抗不连续点，一般选择手动绕线。

3　　结束语

除了等长等距以外，差分线对的布线还需要注意以下规则：1）带状线应保证有两层完整的地参考平面，微带线应保证有完整的地参考平面。

2）走线应该尽量短，并且过孔的数量不超过两对。

3）满足L＞4w且L＞3d原则，其中L表示差分线对和其他信号的间距，w表示差分线对的线宽，d表示差分线对的间距。

文中以光模块接口信号为例，详细描述了使用Allegro完成对差分线对的设置及应用，尽可能的避免了由传输线效应引起的串扰、反射及时延等问题，保证了高速电路的信号完整性。虽然在此同时也增加了对设计的要求和难度，但也从另外一方面说明，高速线路PCB的设计，不仅仅需要掌握各种芯片接口及传输线的理论知识，更需要在不断地遇到问题解决问题的过程中积累经验并加以总结，这样才能够取得满意的效果。

通过PCB设计，PCB制版并完成元件焊接后，该子卡做出成品，通过了各项测试，验证了该卡的实际参数满足设计需要。参考文献：

［1］王剑宇.高速电路设计实践［M］.北京：电子工业出版社，2010.

［2］邱剑.差分线对的PCB设计要点［J］.通信技术，2010，43（6）:221-223.DOI:10.3969/j.issn.1002-0802.2010.06.076.

［3］赵志超.高速差分传输线模型的分析与设计［D］.西安：西安电子科技大学，2012.

［4］贾凯宾.高速数字PCB互连设计信号完整性研究［D］.南京：南京理工大学，2008.

［5］杨章平.高速PCB设计中的信号完整性分析研究［D］.成都：电子科技大学，2014.

［6］巩稼民，侯斌，杨祎.高速差分传输线的设计［J］.西安邮电大学学报，2015，20（2）：41-46.

［7］王延辉，谢锘.差分线对在高速PCB设计中的应用［J］.无线电通信技术，2005，31（6）:29-31.

The implement of high_speed circuit design in the 10GbE subcard by Allegro

ZHAN Meng1，2，HU Chun-hui2
（1.Wuhan Research Institute of Post and Telecommunications，Wuhan 430074，China；2.Wuhan Fiberhome Network Co.，Ltd.，Wuhan 430074，China）

In order to meet the growing demand of the network，a subcard in the 10Gigabit Ethernet high-end router is designed，then introduce the hardware architecture of it，the chip it used and its function.Aiming at the problems of signal integrity in the high speed system，the thesis proposes the differential pair which is an effective and reliable wiring way in the high speed system，puts the emphasis on the routing recommendation、setting methods and the roblems of attention while using differential pair.Using Allegro software，setting the SFP+interface as an example，illustrates the implementation of differential signal in PCB.Finally the subcard goes through the tests，and is put into production.

high_speed circuit；10GbE subcard；differential pair；Allegro

TN914

A

1674－6236（2016）14-0178-03

2015-07-02稿件编号：201507016

詹 萌（1991—），女，湖北武汉人，硕士研究生。研究方向：光通信系统。