一种小型化AFDX交换机的设计

2016-04-11孔维刚

电脑知识与技术 2016年4期

孔维刚

摘要：AFDX网络具有通信带宽高、可靠性高、实时性好等特点，已经应用于构建综合模块化航空电子系统（IMA）的主干机载网络。然而AFDX交换机作为AFDX网络的神经中枢，在某些特殊环境下，由于体积、重量、功耗等方面偏大，应用受到很大的限制。为了满足某些特殊应用环境小型化的需求，文章从方案设计、器件选型、印制板优化等多个方面，介绍了实现AFDX交换机小型化的工程设计方法。测试验证结果表明，该设计具有体积小、重量轻及功耗低等优点，能够满足小型化的应用需求。

关键词：AFDX；交换机；小型化

中图分类号：TP393 文献标识码：A 文章编号：1009-3044（2016）04-0044-03

Design of A Miniaturization AFDX Switch

KONG Wei-gang

（Xian Aeronautics Computing Technique Research Institute， AVIC， Xian 710068， China）

Abstract： AFDX net features broad bandwidth，high reliability and good real-time. It has been used to construct the aviation backbone network of IMA. However，AFDX switch which as the nerve center is restricted because of size，weight and power consumption under certain application. In order to meet the demand of certain application， this paper summarizes the engineering design method related to AFDX switch miniaturization from scheme designing， component selecting， and PCB optimizing. Testing and validation results show that the design can meet the requirement of miniaturization， with the advantage of small-size， light-weight and low-power.

Key words： AFDX； switch； miniaturization

AFDX网络作为新型航空总线技术，具有数据传输速率高、可靠性高、实时性好等优点，已经用于构建空客A380、波音787等飞机综合模块化航空电子系统的主干机载网络[1-2]，相应的标准也已发布。然而，原有的AFDX交换机作为AFDX网络的通信神经中枢，由于体积、重量、功耗等方面偏大，应用在某些特殊应用环境下，受到了很大的限制。因此，需要对当前的AFDX交换机产品进行小型化设计。

本文在分析原有AFDX交换机设计的基础上，在保证AFDX交换机功能和性能的前提下，通过方案改进、器件合理选型、印制板优化等多种有效措施，实现了AFDX交换机的小型化设计，扩大了应用范围。

1 某应用环境下AFDX交换机的应用需求

在某应用环境下，AFDX交换机在符合ARINC664P7规范的基础上，提供8个交换端口，每个端口的速率为100Mbps，总体尺寸满足3U的CPCI板卡尺寸，采用自然散热方式。

3U的CPCI板卡外形大小160mm×100mm，除去连接器及外围边框所占面积后，实际留给器件布局的可用尺寸只有约139mm×83mm，如图1所示。器件布局可用面积约11537mm2，不到标准A4纸的1/5，面积非常有限，为小型化设计带来了严峻的挑战。下面结合应用需求和工程经验，从方案设计、器件选型、印制板优化等方面进行介绍。

2 小型化AFDX交换机设计

2.1 方案设计

方案设计从整个系统层面考虑，对组成AFDX交换机的各个子电路进行分析，优化或减少不必要的设计环节，具体实现措施如下：

1）供电改为5V供电，减少电源转换环节

常规的AFDX交换机供电采用28V供电，交换机内部各子电路工作电源通常为3.3V及3.3V以下电压。电源设计中，需要28V转5V的电源模块及相应的滤波电路。这部分电路在单板上占用相当大的面积，经评估，约占3U板卡可用面积的30%～40%。因此，在小型化设计时，将供电改为5V供电，不仅可以大幅减少布局面积，而且可以有效降低交换机的整机功耗。

2）优化存储芯片

对8端口交换机的存储空间进行详细评估，去掉了多余的存储芯片。经评估，该措施可以减少面积约1300mm2，约占3U板卡可用面积的11%。

3）去除二级总线及相应的驱动芯片

常规设计中，二级总线及相应的驱动芯片占用了较多的面积。在小型化设计中，通过分析，可以将二级总线去掉，CPU启动配置和其他需要驱动的信号使用FPGA实现。经评估，该措施可以减少面积约700mm2，约占3U可用面积的6%。

4）优化电源滤波，减少去耦电容数量

常规设计中，出于对电源完整性的无风险考虑，芯片供电电源的去耦电容会按手册要求或经验尽可能多的布置，存在过设计成分。在实际的印制板布局中，由于放置了过多的电容，一些电容由于放置位置过远，无法起到去耦作用。此外，pF级的电容无法有效滤除高频噪声[4]。在设计中，去掉位置过远及pF级的高频滤波电容，通过叠层中的电源层与地层之间构造的平面电容完成高频滤波。

5）优化电阻数量

电阻虽然个头很小，但数量很多，不容忽视。

在小型化设计时，对有大量匹配电阻的总线信号进行信号完整性仿真验证，去掉不必要的匹配电阻。

2.2 器件选型

在器件选择中，为了有效节约印制板面积，在性能和工艺指标满足产品要求的前提下，尽可能地选择表贴器件、小封装器件和多功能器件。

1）FPGA芯片选型

分析8端口AFDX交换机的逻辑资源和管脚使用情况，对FPGA芯片进行评估选型，最终选择尺寸为35mm×35mm的芯片代替原有的42.5mm×42.5mm的芯片，FPGA芯片所占印制板面积减至原有的约2/3面积，可以减少面积约580mm2，约占3U可用面积的5%。

2）电源芯片选型

原有设计中，DCDC电源芯片多采用单路输出器件，LDO器件尺寸也偏大。在小型化器件选型中，经过对各路电源的电流进行评估，其中3.3V和逻辑内核电源可以使用1片双路输出型DCDC供电，代替原来的2片DCDC，另外3路电源可以使用小型化的LDO供电，供电电流及热耗可以满足应用要求。更换前后，电源芯片面积对比如表1所示。

从表1来看，更换芯片后，电源芯片的面积减少约825mm2，约占3U可用面积的7%。考虑到电源芯片周围器件及布局间距等因素，小型化后，印制板上电源部分所占面积约为原来的一半。

3）时钟驱动芯片选型

更换小尺寸的时钟驱动芯片，更换后，时钟驱动芯片面积不到原来的一半，节约印制板面积约占3U可用面积的2%。

4）电阻电容选型

在小型化设计中，将原有的0603封装电阻电容尽量更换为0402封装器件，0402封装电阻电容的印制板面积不到0603的40%。由于数量众多，更换后，可以节省不少的印制板面积。

2.3 印制板优化

1）布局优化

布局设计是印制板设计的关键环节之一，良好的布局，不仅可以有效降低布线难度，还可以有效节省印制板面积，提高信号质量[3]。在小型化设计中，为了使布局更加合理紧凑，主要采取了如下措施：

① 将器件选型与预布局结合，在器件选型时，根据印制板可用面积将选型器件进行预布局，使得所选器件能更好地满足实际印制板面积要求；

② 结合实际印制板结构尺寸和主要器件的布局布线要求，通过信号前仿真确定合理的拓扑结构，规划主要器件的位置；

③ 双面布局，合理规划正反面器件的位置，提高布局密度；

④ 同一种电压的器件尽可能集中地放在一起，便于电源叠层设计；

⑤ 电源芯片尽量放置在电流大的芯片附近，减少电源走线长度和面积。

在实际的布局过程中，还需要权衡各种因素，不断地调整优化，得出满足使用要求的布局。

2）叠层优化

印制板叠层设计也是印制板设计的关键环节之一。叠层设计时，既要保证高速信号、时钟信号等关键敏感信号拥有连续的参考平面，有助于控制回路面积、阻抗和串扰，又要保证每一个电源都有良好的地参考层，有助于电容性去耦及EMI控制。

在小型化设计时，叠层设计结合板厚要求、阻抗要求和成本等因素，采取了如下具体措施：

①为高速信号、时钟信号提供连续的地参考平面；

②合理分割各供电电压的电源平面；

③在走线层的空白布线区域放置部分电源平面和模拟地平面；

通过上述措施，电源平面层只规划了两层，为大量的板上信号留下了较为充裕的布线空间，使得器件布局更加紧凑，节省了可观的印制板面积。

3）布线优化

布线优化方面主要采取了如下措施：

① 拓扑优化；

② 等长布线的误差优化；

原有的设计中，存储器数据总线信号的等长误差要求为150mil，在印制板布线时，绕等长所占印制板面积比较大。经分析，等长误差扩大为500mil时，所占面积可显著减少，误差再扩大，印制板面积减小效果有限。因此，对存储器等长误差扩大为500mil进行了分析。

在FR4印制板上，信号传播速度大约为6000mil/ns。当等长误差控制在500mil以内时，信号走线延迟误差不大于0.1ns，对于125MHz的存储器来说，其信号最小周期为8ns，延迟百分比约为1%，对于66MHz的存储器来说，其信号最小周期为15ns，延迟百分比不到1%。再结合存储器信号的上升时间、下降时间、建立时间和保持时间等因素分析后，将等长误差扩大到500mil，不影响存储器的读写时序。

③ 逻辑器件的信号顺序优化

逻辑器件的管脚具有可定义的特点，在实际布线时，调整逻辑器件上的信号顺序，不仅可以减少布线长度，改善信号质量，而且可以减少布线面积。

3 测试验证

产品设计生产完成后，尺寸上满足3U板卡要求，可以正常插入机箱内，稳定工作功耗小于13W，在自然散热方式下，可长期稳定工作。

对各项功能和性能进行了测试验证，小型化AFDX交换机各项功能性能指标正常，8个端口可以在100Mbps的速率下线速转发。

通过上述测试，验证了小型化AFDX交换机的可用性和稳定性，满足了应用需求。

4 结束语

本文提出的小型化AFDX交换机具有体积小，重量轻，功耗低等优点，满足了某些特殊环境小型化的应用需求，扩大了AFDX交换机的应用范围。该AFDX交换机设计中的小型化措施可以为其他机载电子产品小型化设计提供一定的借鉴意义。

参考文献：

[1] 赵永库，唐来胜.AFDX网络应用关键技术分析与研究[J].测控技术，2013，32（4）：86-89.

[2] 郭秋丽，刘建军，甄超，等.分布式航电系统探讨与分析[J].航空计算技术，2014，44（5）：121-124.

[3] 邓豹，王文智，张静. 基于某高速信号处理模块的信号完整性设计方法[J].航空计算技术，2010， 3：101-104.