测试平台数据比对及相关问题分析

石志刚

（北京确安科技股份有限公司，北京100094）

测试平台数据比对及相关问题分析

石志刚

（北京确安科技股份有限公司，北京100094）

在芯片产业链中，芯片测试环节是不可或缺的，是对芯片产品质量检验的重要手段之一。为了满足测试产能的需要，受各种因素影响，往往需要在不同测试平台进行产能扩展的活动，开发对应的测试程序。在芯片测试程序开发完成之后，需要对测试平台移植进行风险评估，也就是工程批实验，根据实验结果判断是否可以进行后续量产。通过对一款芯片在T2000和J750两种测试平台的测试数据进行分析，深入了解测试平台移植过程中，如何对开发结果进行评价，并在对测试数据进行详细比对和差异化问题分析过程中，从不同角度阐述测试数据的一致性和重复性问题。

J750测试机；T2000测试机；比对；一致性；重复性；差异

1 引 言

随着电子技术的不断革新，涉及的范围也在不断扩大。在芯片测试行业［1］，同一款芯片测试在不同机台上面开发时有发生，往往在产能调配，或者产能激增的情况下发生，那么多种平台的测试结果比对就显得尤为重要。

2 平台介绍

泰瑞达J750［2］测试机是集成电路测试设备历史上最常用的机台之一，如图1所示，也是作者本人用得最多的测试平台。平台采用WINDOWS操作系统，人机界面友好、简单，基于板卡的硬件架构，维护性好，配上MSO，基本能满足SoC的测试需求，有着较高的测试性价比，同时为二十世纪复杂芯片的测试提出了全新的INTEGRATEST技术。

爱德万T2000［3］测试机是一台开放式架构测试系统，也是当今相对最高端的测试系统。2000的测试模块丰富，数字测试部分可达到800MDM、对高速接口测试要求配置了6.5GDM测试模块。模拟测试部分的模块可以支持到24bit的高精度测试、以及满足最大400Msps模拟信号的频率发生。RFIC测试方面，支持12GRF测试频率的端口有32个，四组独立的VSG／VSA配合内嵌FFT引擎，可以满足更高速的测试计算，提供更高效的同测支持，从而进一步实现了RFIC测试的低成本化。拥有丰富多样、功能强大的测试模块，用户可以根据测试需求来组合不同测试模块，将T2000配置成能满足MPU、音视频IC、RFIC等不同芯片测试的低成本测试解决方案。

3 T2000 VS J750测试平台间比对

大部分功能测试都是通过测试向量的方式进行的测试，在不同测试平台有不同的格式，但本质是一样的。测试向量是对芯片所设计的一系列逻辑功能的输入输出状态的描述，包含了输入激励和预期存储响应真值表，通过输出是否达到预期判断芯片功能是否正常［4］。在两个测试平台上对同一款芯片的同一枚晶圆进行Sort1＆Sort2测试（Sort1表示进行第一次测试，Sort2表示进行第二次测试，两次测试的程序是独立的），根据所得到的数据，进行测试时间、测试良率、BIN值统计和map图分布比较。

采用两种方案进行，第一种是J750平台的8 SITE并行测试方案，SORT1测试时间为102分钟，SORT2测试时间为148分钟，总共250分钟；第二种是T2000平台的64 SITE并行测试方案，SORT1测试时间为15分钟，SORT2测试时间为38分钟，总共53分钟.良率对比和测试时间对比如图1所示，从对比数据中可以看到，T2000平台的64SITE方案的测试效率为J750平台8SITE方案的4.717倍，加上几乎不存在因误宰引起的补测成本，T2000方案已经达到立项的初衷，并大大超过。

图1 T2000 VS J750良率对比、测试时间对比

失效BIN值对比：从对比结果可以看出，T2000在sort1远场测试EEPROM时将所有失效管芯提前拦截；在sort2测试时，同样在EEPROM测试项上相差接近1%，同样将EEPROM测试项的所有失效管芯提前拦截，与sort1结果基本吻合。另外，sort2的IV51测试项相差2%，存在异常，如图2和图3所示。

图2 J750 VST2000比对统计_Sort1

图3 J750 VST2000比对统计_Sort2

4 T2000内部比对［7］

每个测试机的测试原理是相同的，但结构上是有区别的，在编制测试程序时，实现的方法不尽相同，在开发测试程序时就需要充分发挥测试机的硬件特点，以达到提高测试程序运行速度的目的。测试程序应当尽量结构简单，复杂的测试程序可能导致测试机的软硬件冲突，反而增加测试时间［5］。

为了确定平台移植的可靠性，使用该款芯片在T2000平台对同一枚晶圆进行Sort1和Sort2测试各两遍，考察测试的重复性和一致性。

良率对比和测试时间对比：SORT1的成品率误差为零，不存在误宰；而SORT2的成品率误差为1.3%，存在误宰，与T2000 VS J750测试平台台间比对实验存在相似性，如图4所示。

图4 T2000良率对比、测试时间对比

失效BIN值对比：从对比结果可以看出，T2000内部比对中sort1在失效bin值方面吻合度很高，而sort2重复性测试中的主要差别在IV51上，相差达1%，如图5和图6所示。

图5 T2000比对统计_Sort1

图6 T2000比对统计_Sort2

5 IV51差异分析［6］

在J750平台和T2000平台比对、以及T2000内部比对时均出现IV51结果差异较大问题，为了找出问题原因做了如下实验：

实验1：在J750和T2000测试平台上对芯片VPA管脚施加相同测试条件（OPEN），取同一片wafer相同位置管芯的IV51_L1测量值，其结果如图7所示，该64个管芯的取值趋势相同，但T2000整体取值比J750大1.8mA左右。

图7 实验1分析图

实验2：在T2000测试平台上对芯片VPA管脚施加不同测试条件（OPEN，force 5V，force 3.3V等），取与实验1相同位置管芯的IV51_L1测量值，其结果如图8所示，该64个管芯的取值趋势相同，但三个不同条件下平均值依次为4.83mA，2.80mA，1.32mA。

图8 实验2分析图

实验3：根据实验2结果，在T2000程序中给VPA管脚施加3.3V＆3.29V的方式测试，对整片wafer的IV51取值进行统计，其结果平均值比J750小0.26mA，如图9所示。

图9 实验3分析图

从实验1可以看出，两种平台的一致性是非常统一的，因此IV51测试项异常不是两种平台的软硬件差异引起的。

从实验2可以看出，VPA管脚施加不同条件，所引起的变化是同比变化的，VPA管脚并没有造成IV51测试项数值异常。因此IV51测试项异常不是VPA管脚引起的。

针对IV51的测量值做正态分布分析，如图10所示，可以看出T2000与J750的测量值在下限值（1.4mA）附近分布较为广泛，加上在测量过程中测量值会稍有浮动，导致在一致性测试和重复性测试中良率变动较大的结果，最终将此情况通报客户，得到客户认可。

6 结束语

集成电路测试程序是集成电路测试最基本的要素，测试程序的质量直接影响到测试质量。对集成电路量产测试不同平台的的开发结果及影响因素进行研究，提出了一套集成电路测试程序质量控制方法，从而保障了集成电路测试程序在量产应用中的质量［8］。

同一款芯片在不同测试平台上面开发主要从可靠性和一致性两个方面来考虑。一般来讲，显示测试实际数值的测试项，比如直流参数，模拟参数等测试项，要分析其数值的离散度是否一致。所有测试结果，尤其是只显示测试结果的测试项要判定跳变率是否达标，通常控制在2%或者参考客户要求。而一些针对芯片的特异化个性操作，除了需要着重验证程序逻辑的一致性，往往还需要通过其他测试手段多重验证，最后根据上述结果判定平台移植是否通过。不同测试平台和相同测试平台都会存在差异，但理论上不同测试平台存在的差异是最大的。在验证开发过程中，必须根据上述验证手段发现测试结果中的异常，并着重分析出合理结果，排除测试条件异常引发的问题。

图10 IV51数值正态分布分析图

主要对测试程序开发完成后的工程批数据进行一致性和稳定性分析，讨论了两个测试解决方案的整片晶圆测试数据的重复性和一致性问题，从客观角度证明了T2000方案的效率提升，并且通过统计学原理分析了IV51测试数据趋势异常，得出了测试限值设置与实际产品性能不匹配的结论。

［1］ 张可，王春宇.T2000面向不同测试需求的灵活对应［J］.中国集成电路，2010，19（3）：69-72. Zhang ke，Wang chunyu.T2000 Flexible correspondence for different test requirements［J］.cicmag，2010，19（3）：69-72.

［2］ 仲春.设计新颖的J750集成电路测试系统［J］.电子测试，2001（2）：178-180. Zhong chun.Design of novel J750 ATE［J］.electronic test，2001（2）：178-180.

［3］ 叶雷.爱德万测试V93000和T2000［J］.电子产品世界，2015，22（10）：77-77. Ye lei.advantest V9300 and t2000［J］.eepw，2015，22（10）：77-77.

［4］ 时万春.现代集成电路测试技术［M］.北京：化学工业出版社，2005. ShiWanchun.Modern Integrated Circuit Testing Technology［M］.Beijing：Chemical Industry Press，2005.

［5］ 吉国凡，王惠.降低SOC芯片测试成本的有效方法［C］.／／第五届中国测试学术会议.北京：中国计算机学会，2008. Ji guofan，Wang hui.An effective method to reduce the test cost of SOC chips［C］.／／The Fifth China Test Conference.Beijing：CCF，2008.

［6］ Mark Burns.An Introduction to Mixed-Signal IC Test and Measurement［M］.New York：Oxford Univ Pr，2001.

［7］ Guy Perry.The Fundamentals of Digital Semiconductor Testing［M］.New York：Oxford Univ Pr，2003.

［8］ 孙宇，唐锐，王小强.大规模集成电路测试程序质量控制方法研究［J］.电子产品可靠性与环境试验，2015，33（4）：55-59. Sun yu，Tang yue，Wang xiaoqiang.Research on quality control method of test program for large scale integrated circuit［J］.Electronic Product Reliability and Environmental Testing，2015，33（4）：55-59.

Com parison and Analysis of Test Platform Data

Shi Zhigang
（Beijing Chipadvanced Co.，Ltd.，Beijing 100094，China）

In the chip industry chain，the chip testing process is important for inspecting the chip products quality.In order to meet the needs of production test and reduce the influence by various factors，the capacity expansion of activities and the developmentof the test program are needed in different test platform.After the developmentof the chip test program，the risk assessment is conducted for the test platform transplant，i.e.the project number of experiments.According to the results of the experiment，the subsequent production is determined.Through analysis of test data in T2000 and J750 test platform，the development results are evaluated during the process of test platform transplantation.The consistency and reproducibility of different test data are described in the process of the detailed comparison and differentiation analysis of the data.

J750 tester；T2000 tester；Comparison；Consistency；Repeatability；Difference

10.3969／j.issn.1002-2279.2016.06.005

TN47

B

1002-2279（2016）06-0015-04

石志刚（1983-），男，北京人，硕士研究生，主研方向：集成电路测试。

2016-05-10