CMOS工艺中PIP电容的不同制作方法

2015-05-31闻正锋赵文魁方绍明

电子与封装 2015年8期

闻正锋，赵文魁，方绍明

（深圳方正微电子有限公司，广东深圳 518116）

1 引言

设有PIP（Polysilicon-Insulator-Polysilicon，多晶硅-介电层-多晶硅）电容的混合模式（Mix-mode）器件，在CMOS（Complementary Metal-Oxide-Semiconductor，互补式金属-氧化物-半导体）器件等半导体电路中得到了广泛的应用，通常用于防止模拟电路发射噪声和频率调制。

在CMOS制造工艺中，电容的制作非常重要。以电容材质分类，可分为两种，一种是MOS电容，即衬底为一极，以多晶硅为另一极，以氧化层为介电质。另一种是PIP电容，以第一层多晶硅为电容的一极，以另一层多晶硅为另一极，以两层多晶硅间的氧化层（或为氧化层和氮化硅的组合）为介电层。在MOS电容里，由于衬底的积累效应，在不同电压下，MOS电容表现出不同的电容值[1]，这就给电路的稳定工作带来负面影响。而PIP电容可避免这一问题，因为它的两极都由多晶硅构成，无论工作在什么电压下，其电容值都处于稳定状态。

2 PIP电容的不同制作技术

本文介绍4种不同的PIP电容制作技术，并比较了各自的优缺点。4种不同的方法，其实就是PIP电容工艺在CMOS工艺中的位置不同，因而对CMOS器件造成的影响也不同。4种不同的方法分别是：PIP电容工艺放置在第一层多晶硅刻蚀之后、PIP电容工艺放置在侧墙氧化层刻蚀之后、PIP电容放置在源漏离子注入之后和PIP电容放置在第一层多晶硅沉积之后。本文的图例和讨论均以PIP电容工艺对NMOS器件的影响为例。

2.1 PIP工艺在第一层多晶硅刻蚀之后

以下步骤中，第四、五、六步是PIP工艺步骤。

第一步，定义阱区、有源区，阈值离子注入，并生长栅氧化层；

第二步，第一层多晶硅（Poly1）沉积；

第三步，第一层多晶硅光刻和刻蚀；

第四步，PIP电容介电层的沉积；

第五步，作为PIP电容上极板的第二层多晶硅（Poly2）的沉积，如图1（a）；

第六步，第二层多晶硅的光刻和刻蚀，此步需要把第二层多晶硅和电容介电层一起刻蚀掉，但是不可避免的，在第一层多晶硅的侧壁会有第二层多晶硅的残留，如图1（b）所示；

第七步，NLDD的光刻和注入，如图1（c）；

第八步，侧墙（Spacer）氧化层沉积和刻蚀，形成侧墙，如图1（d）；

第九步，源漏区（Nplus）的光刻和注入，如图1（e）。

这种方法的优点是介电层和第二层多晶硅的步骤在N型轻掺杂漏极（NLDD）注入和源漏注入之前，其引入的热过程对器件影响较小。

图1 PIP工艺在第一层多晶硅刻蚀之后

缺点体现在两个方面。一是对器件结构的影响。在第二层多晶硅刻蚀时，即便将刻蚀程序调整到最优化，也会在第一层多晶硅的侧壁留下第二层多晶硅的残留，这个残留会变相增大金属氧化物半导体晶体管的沟道长度，影响器件的电流等参数[2]。第二方面体现在第二层多晶硅的刻蚀工艺上，此步刻蚀工艺需要尽可能地将第二层多晶硅的残留刻蚀干净（尽管不可能），在调试上难度较大。

关于残留的产生，主要原因是：第二层物质由于台阶覆盖性，依附于第一层物质的侧壁，这样侧壁处的第二层物质要比其他区域的第二层物质厚许多。处于这种形貌下，在刻蚀第二层物质中，在其他区域的第二层物质刻蚀完成时，侧壁处的第二层物质仍然有部分没有刻蚀干净，形成残留[3]。

2.2 PIP工艺在侧墙氧化层刻蚀之后

以下步骤中，第六、七、八步是PIP工艺步骤。

第一步，定义阱区、有源区，阈值离子注入，并生长栅氧化层；

第二步，第一层多晶硅沉积；

第三步，第一层多晶硅光刻和刻蚀；

第四步，NLDD的光刻和注入；

第五步，侧墙氧化层沉积和刻蚀，形成侧墙，如图2（a）；

第六步，PIP电容介电层的沉积，如图2（b）；

第七步，作为PIP电容上极板的第二层多晶硅的沉积，如图2（c）；

第八步，第二层多晶硅的光刻和刻蚀，此步需要把第二层多晶硅和电容介电层一起刻蚀掉。由于侧墙的存在，避免了第二层多晶硅的残留，如图2（d）所示；

第九步，源漏区的光刻和注入，如图2（e）。

图2 PIP工艺在侧墙氧化层刻蚀之后

这种方法的优点是避免了第二层多晶硅的刻蚀残留，工艺易于实现。原因是第二层多晶硅生长在侧墙之上，侧墙之上的第二层多晶硅和其他区域的第二层多晶硅的厚度基本相同。在刻蚀时，第二层多晶硅可以均匀地刻蚀完，不会有残留。由于没有第二层多晶硅残留，器件结构和标准工艺的器件结构完全相同。

该方法的缺点是PIP工艺引入的热过程对器件参数造成了影响，尤其是对NLDD（N型轻掺杂漏极）注入离子会有扩散的副作用，会引起开启电压漂移以及热载流子效应的增强。

2.3 PIP工艺在源漏离子注入之后

以下步骤中，第七、八、九步是PIP工艺步骤。

第一步，定义阱区、有源区，阈值离子注入，并生长栅氧化层；

第二步，第一层多晶硅沉积；

第三步，第一层多晶硅光刻和刻蚀；

第四步，NLDD的光刻和注入；

第五步，侧墙氧化层沉积和刻蚀，形成侧墙，如图3（a）；

第六步，源漏区的光刻和注入，如图3（b）；

第七步，PIP电容介电层的沉积，如图3（c）；

第八步，作为PIP电容上极板的第二层多晶硅的沉积，如图3（d）；

第九步，第二层多晶硅的光刻和刻蚀，此步需要把第二层多晶硅和电容介电层一起刻蚀掉。由于侧墙的存在，避免了第二层多晶硅的残留，如图3（e）所示。

图3 PIP工艺在源漏离子注入之后

这种方法和2.2节所描述的方法基本相同，只是把PIP工艺放在源漏注入之后。和2.2节相同，其优点是避免了第二层多晶硅的刻蚀残留，工艺易于实现。

该方法的缺点同样是PIP工艺引入的热过程对器件参数造成了影响。相比2.2节的方法，它不仅影响NLDD离子，而且还影响源漏离子，增加这两个区域离子的横向和纵向扩散距离，最终可能会造成开启电压漂移、热载流子效应增强、源漏漏电增大和击穿电压下降等问题。

2.4 PIP工艺在第一层多晶硅沉积之后

以下步骤中，第三、四、五步是PIP工艺步骤。

第一步，定义阱区、有源区，阈值离子注入，并生长栅氧化层；

第二步，第一层多晶硅沉积；

（2）减少独董可兼职的企业，将独董可兼职公司由五家减少为两家。保证独董的精力与时间，同时避免因兼任公司过多而引起混乱等情况的发生，增加独董对企业的责任感和工作热情，提高其对企业的归属感。

第三步，PIP电容介电层的沉积，如图4（a）；

第四步，作为PIP电容上极板的第二层多晶硅的沉积，如图4（b）；

第五步，第二层多晶硅的光刻和刻蚀，此步需把第二层多晶硅和电容介电层一起刻蚀掉，如图4（c）；

第六步，第一层多晶硅光刻和刻蚀，如图4（d）；

第七步，NLDD的光刻和注入；

第八步，侧墙氧化层沉积和刻蚀，形成侧墙；

第九步，源漏区的光刻和注入，如图4（e）。

图4 PIP工艺在第一层多晶硅沉积之后

本方法将PIP制作的步骤放到第一层多晶硅沉积之后，打破了传统方法中第二层多晶硅在第一层多晶硅刻蚀之后的思维定势，既解决了工艺中容易出现第二层多晶硅残留的问题，又避免了PIP引入的热过程影响器件。

本工艺方案的特点是，它继承了2.1节中方法的优点，将PIP步骤放在了N型轻掺杂漏极注入之前，避免了PIP工艺引入的热过程影响器件参数；同时它又具备了2.2节中方法的优点，在第二层多晶硅刻蚀时，因为第一层多晶硅没有台阶，所以不会留下第二层多晶硅的残留。

3 结果分析及讨论

3.1 不同制造方法的工艺实现要点

上述4种工艺方法的核心工艺是第二层多晶硅的干法刻蚀。不同的方案对于工艺的影响也不同。

表1 不同方案对于多晶硅刻蚀工艺的影响

第二层多晶硅刻蚀应该尽量避免多晶硅残留。对于PIP工艺在第一层多晶硅刻蚀之后的方案，残留是不可避免的，此时应该尽量优化刻蚀工艺，让残留最少，以尽可能减少对器件结构的影响。对于其他3种PIP工艺方案，一般不会出现残留问题。

表2 第二层多晶硅刻蚀的主要参数

图5是PIP工艺在第一层多晶硅刻蚀之后的方案，尽管经过了大量的程序优化调试，它在第一层多晶硅的侧壁仍然出现了第二层多晶硅的残留。

图5 PIP工艺在第一层多晶硅刻蚀之后的第二层多晶硅残留

图6是PIP工艺在侧墙氧化层刻蚀之后和PIP工艺在源漏离子注入之后的形貌图，由于第一层多晶硅两边侧墙的存在，没有再出现第二层多晶硅的残留现象。

图6 PIP工艺在侧墙刻蚀之后的形貌图

3.2 不同制造方法对器件参数的影响

上述讨论的4种不同的PIP工艺方案，由于PIP工艺步骤在整个CMOS工艺流程中的位置不同，所以它对CMOS器件参数的影响也不相同。对于器件参数的影响，主要体现在PIP工艺引入的热过程的影响。介电层和第二层多晶硅都会引入热过程，介电层通常含有氧化层，热氧化层的温度最高可达1200 ℃[4]，多晶硅的温度可达700 ℃。这些热过程对金属氧化物半导体晶体管的影响是比较大的。

表3 不同的方案对于器件结构的影响

通过实际工程试验，表4列出了不同PIP工艺的MOS管参数差异，以L/W=0.8 μm/20 μm的NMOS器件参数为例。

表4 不同方案对于器件参数的影响

从表4可以看到，与无PIP电容的标准NMOS参数相比，前面3种工艺都存在较大的参数偏差。特别值得注意的是，第二种和第三种方法的ΔVt均已经超过原Vt值的10%，按照测试标准已经失效。通过对比，只有第4种方法，即PIP工艺在第一层多晶硅沉积之后，其器件参数与无PIP电容的标准器件参数相差无几。

3.3 不同制造方法的版图设计要求

必须注意的是，不同的工艺方案，PIP的版图设计要求也不同。对于前三种方案（PIP工艺在第一层多晶硅刻蚀之后、PIP工艺在侧墙氧化层刻蚀之后和PIP工艺在源漏离子注入之后），两层多晶硅的版图的相对位置没有特别的要求。而对于第四种方案，即PIP工艺在第一层多晶硅沉积之后，必须避免第二层多晶硅区域延伸到第一层多晶硅外。如果出现这种情况，本应该刻蚀掉的第一层多晶硅就会被第二层多晶硅挡住，导致第一层多晶硅有部分会刻蚀不到。第四种方案（PIP工艺在第一层多晶硅沉积之后）的PIP版图设计应该遵循图7的设计方法，避免图8的设计方法。