0.18 μm CMOS射频低噪声放大器设计

张子博+郝建华+孟泽+陈宜文

摘  要： 基于TSMC 0.18 μm RFCMOS工艺，设计了一种工作于2.4 GHz频段的低噪声放大器。电路采用Cascode结构，为整个电路提供较高的增益，然后进行了阻抗匹配和噪声系数的性能分析，最后利用ADS2009对其进行了模拟优化。最后仿真结果显示。该放大器的正向功率增益为14 dB，噪声系数小于2 dB，1 dB压缩点为-13 dBm，功耗为7.8 mW，具有良好的综合性能指标。

关键词： CMOS; 低噪声放大器; 噪声系数; 阻抗匹配

中图分类号： TN710?34                   文献标识码： A                            文章编号： 1004?373X（2014）24?0098?03

Design of 0.18 μm CMOS RF low?noise amplifier

ZHANG Zi?bo1， HAO Jian?hua2， MENG Ze3， CHEN Yi?wen1

（1. Company of Postgraduate Management， Academy of Equipment， Beijing 101416， China;

2. Department of Optical and Electrical Equipment， Academy of Equipment， Beijing 101416， China;

3. Detachments 82， Unit 93246 of PLA， Changchun 130000， China）

Abstract： A 2.4 GHz low?noise amplifier （LNA） based on TSMC 0.18 μm RFCMOS technology is designed in this paper. A Cascode structure is adopted in the circuit， which leads to better gain for the circuit. The performance analyses of impedance matching and noise figure are conducted. ADS2009 is used for simulation and optimization of the amplifier. The simulation results show that the LNA has a forward power gain of 14 dB， its noise figure is less than 2 dB， 1 dB compression point is-13 dBm and the power consumption is 7.8 mW， and it has a better comprehensive performance.

Keywords： CMOS; low?noise amplifier; noise figure; impedance matching

0  引  言

由于低噪声放大器（LNA）位于接收机的前端，其噪声系数直接决定着整个接收系统的噪声性能，因此，在保证一定的放大增益的同时，尽可能地降低噪声系数减少对后续信号处理的影响。低噪声放大器除了提供足够高的增益和引入较低的噪声之外，还应该具有较高的线性度，以避免非线性对信号质量的影响[1]。基于TSMC 0.18 μm CMOS RF工艺，本文设计了工作于2.4 GHz频段的低噪声放大器。其中，Cascode结构可以抑制主放大管所带来的Miller效应，提高噪声性能。

1  LNA电路结构与性能分析

1.1  拓扑结构

目前，CMOS低噪声放大器电路主要有四种拓扑结构：输入端并联电阻的共源放大器结构、共栅放大器结构、并联?串联反馈放大器结构和源简并电感型共源放大器结构[2]，如图1所示。并联电阻共源放大器如图1（a）所示，它利用电阻直接接在输入端，可以实现在较宽频段内的阻抗匹配，但是由于采用50 Ω终端匹配电阻，产生了很大的热噪声，而且电路的直流功耗也很大。共栅放大器如图1（b）所示，它的输入阻抗为MOS管跨导的倒数[1gm]，因此，可以合适地利用这一点实现输入端的阻抗匹配。但是它的噪声系数对于长沟道范围的值约2.2 dB，而对于短沟道器件则会达到4 dB以上，目前已经很少应用。并联?串联反馈放大器如图1（c）所示，它采用电阻反馈网络实现LNA的输入阻抗匹配，虽然在信号放大之前没有含噪声的电阻衰减信号，但它由于受到反馈电阻Rf和源简并电阻Re热噪声的影响，仍然要比器件最小噪声系数高几个分贝。

目前，应用最广泛的是源简并电感型共源放大器，利用源简并电感来得到具有正实部的输入阻抗，Lg与Cgs谐振，使得输入阻抗的虚部为0，从而实现阻抗匹配。由于LC谐振只发生在有限的频带宽度内，因此它是一种窄带放大器。由于理想电感并不引入额外的噪声，可以在功耗受限的情况下得到较优的噪声性能[3]。

1.2  电路设计

基于上述分析，本文设计了一种工作频率为2.4 GHz的CMOS低噪声放大器，完整电路如图3所示。

图3所示电路主要由Cascode结构、偏置电路和输入输出匹配网络组成。电阻R1、R2和MOS管M3构成偏置电路，电感L1、L3和MOS管M1构成输入阻抗匹配网络，电容C3、C4和电感L2构成输出匹配网络。VDD是电源接入点，C1、C3用于隔离直流信号。电感L2和电容C2谐振在工作频率下作为负载。共源管M1为主放大管，提供足够的增益。M2管可以抑制主放大管所带来的Miller效应并且提供良好的反向隔离度，使输入信号损耗降到最小。偏置电路中的MOS管M3与主放大管M1构成电流镜结构，电容C5滤除偏置电路产生的噪声，稳定流过MOS管M1、M3的电流，提高抗干扰能力。

1.3  性能分析

（1） 输入阻抗匹配。它的小信号等效电路如图3所示，图中忽略了晶体管的输出阻抗R0和除Cgs之外的其他寄生电容。

由该小信号等效电路可以看出，输入阻抗为：

[Zin=1sCgs+sL3+ωTL3+sL1=s（L1+L3）+1sCgs+ωTL3] （1）

式中：[ωT]是截止频率，[ωT=gmCgs]，gm是MOS管M1的跨导，是MOS管M1的栅源电容。

当输入阻抗和源阻抗Rs（通常为50 Ω）相匹配时，可以通过调节电感L3大小使得输入阻抗的实部与源阻抗相等，同时将源极电感L3和匹配网络的电感L1与MOS管的寄生电容Cgs谐振在工作频率上，使阻抗的虚部为0，即：

[gmCgsL3=Rs] （2）

[jω（L1+L3）+1jωCgs=0]   （3）

根据将输入阻抗匹配到50 Ω的要求，可得出源极电感L3的值，根据工作频率即谐振频率[ω0]的要求，即可确定栅极电感L1。

（2） 噪声优化。MOS管主要引入两种噪声源，一种是漏端沟道热噪声电流[4]，其值为：

[i2nd=4kTγgd0Δf]        （4）

另一种是由晶体管非准静态效应引入的栅噪声，其值为：

[i2ng=4kTδggΔf]       （5）

[gg=ω2C2gs5gd0]   （6）

由于两者之间存在一定的相关性，相关系数c为：

[c=ing?i2ndi2ng?i2nd] （7）

对于图2所示的放大器电路，在无源元件L1，L3不引入额外的噪声的条件下，其噪声系数为：

[F=1+γα（ωωT）2（gmRs+1κgmRs）2+       αδ（1-c2）κgmRs] （8）

其中：[κ]是波尔兹曼常数;T是绝对温度;[gdo]表示源漏电压为零时的导纳;[ωT]为MOS管的截止频率;[ω]为工作频率;[g]和[γ]是与工艺相关的噪声参数。

忽略Cascode电路产生的噪声，保持晶体管的特征频率[ωT]不变，对晶体管跨导[gm]进行优化使噪声性能达到最优。

[Fmin=1+2ωωTγδκ（1-c2）] （9）

考虑到：

[ωT=gmCgs=3gm2WLCox]     （10）

从而确定晶体管的优化宽度，即： [Wopt=1ωRs（32LCoxα2δ（1-c2）γκ）] （11）

2  仿真结果分析

本文设计的2.4 GHz LNA，采用TSMC 0.18 μm CMOS工艺进行设计，在ADS 2009

软件环境下对其进行仿真，电路使用1.8 V工作电压，功率消耗为7.8 mW。从图4给出的S参数仿真结果可见：在工作频率处，输入反射系数S11和输出反射系数S22分别小于-22 dB和-25 dB，达到了较好的输入输出匹配;正向增益S21达到14 dB，具有较高的增益;反向隔离度S12达到-40 dB，具有良好的隔离特性。图5是电路的噪声系数仿真曲线，在中心频率2.4 GHz处，其值小于2 dB，基本上实现了噪声匹配。图6给出的是线性度仿真曲线，得到1 dB压缩点为-13 dBm，具有较好的线性度。LNA的性能比较如表1所示。

表1 LNA的性能比较

3  结  论

采用TSMC 0.18 μm CMOS RF工艺，设计了一个工作频率2.4 GHz的共源?共栅型低噪声放大器，讨论了电路结构对噪声系数、增益和稳定性指标的影响，分析了电路的输入/输出阻抗匹配、噪声系数和稳定性指标，给出了计算电路主要参数初值的方法。

在ADS 2009软件环境下对电路进行了优化仿真，仿真结果表明本文设计的LNA在较低功耗前提下，实现了良好的输入/输出阻抗匹配和较高的线性度，同时达到了高增益和低噪声系数。

参考文献

[1] 迟保勇，余志平，石秉学.CMOS射频集成电路分析与设计[M].北京：清华大学出版社，2006.

[2] RADIC J， DJUGOVA A. VIDENOVIC?MISIC M. A 2.4 GHz high?gain low noise amplifier [C]// International Symposium on Signals， Circuits and Systems. Iasi： IEEE， 2009： 1?4.

[3] WANG Y S， LU L H. 5.7GHz low?power variable gain LNA in 0.18μm CMOS [J]. Electronics Letters， 2005， 41（2） ：66?68.

[4] 徐兴福.ADS2008射频电路设计与仿真实例[M].北京：电子工业出版社，2009.

[5] YANG Tao. Design of A 2.4GHz low noise amplifier in 0.25um CMOS technology [C]// IEEE 2007 International Symposium on Microwave. Honolulu： IEEE， 2007： 392?395.

[6] CHENG Kuo?hua， CHU Hsin， JOUC F. Anovel 2.4 GHz LNA with digital gain control using 0.18um CMOS [C]// Microwave Conference Proceedings. [S.l.]： IEEE， 2005： 4?7.

[7] LUOZ R S. A 1V 2.4 GHz fully integrated LNA using 0.18um CMOS technology [C]// Proceedings of 2003 5th International Conference on ASIC. [S.l.]： [s.n.]， 2003： 1062?1065.