多通道水声同步光纤采集存储系统设计

2014-11-28聂杨，姚君

山西电子技术 2014年4期

聂杨，姚君

(中国电子科技集团公司第三十四研究所，广西桂林 541004)

随着国内对海洋资源探测加大投入力度，水下各种探测设备、管线交错复杂。水下传感信号的采集传输是构成水下安全防卫系统的重要组成部分［1］。本设计可以将8 路水声模拟信号A/D 采样后用一根光纤传输到岸上的上位机进行存储和实时波形显示，便于分析水下情况。

1 系统组成

多通道水声同步光纤采集系统采用上位机和下位机模式，上位机放置在岸上，用于光电变换和信号存储分析;下位机放置在水里面，负责将8 路水听器的模拟信号进行同步采集和电光变换。上位机和下位机之间用一根光纤进行连接，可以将水下的信息实时传输到岸上进行存储和分析。

2 硬件设计

2.1 下位机设计

下位机位于海底，要求体积小、重量轻，还要便于密封。同时由于工作在海底，对设备供电非常困难，需要将下位机的功耗设计到最低，因此在器件选择时尽量选择低功耗器件，同时电源部分采用DC/DC，尽量降低功率损耗和发热。

下位机原理框图如图1 所示。

图1 下位机原理框图

8 路水听器的模拟信号经过滤波放大后进入A/D 变换器的8 个输入通道，FPGA 控制A/D 变换器的工作时序，并将A/D 采样后的16 位并行数据读出，然后进行复用和8B/10 编码，最后经过电光变换后变成1 路光信号输出。

A/D 转换器采用MAXIM 公司的MAX11049 芯片，该芯片具有8 个通道的A/D 转换器，采样位数为16 bit，采样速率可达250 ksps［2］。芯片每个通道都配有跟踪保持电路，保证了每个通道的同时采样。该芯片每路AD 输入范围为0 V～+5 V，输入阻抗高达1 GΩ。A/D 转换器时序图如图2 所示。

图2 MAX11049 时序图

FPGA 读第一个时钟低电平读出的16 位并行数据为通道1 经过采样后的数据，第2 个时钟低电平读出的16 位并行数据为通道2 经过采样后的数据，依次类推。FPGA 读出数据后将数据存入FIFO 中，然后读完8 个通道数据后将8通道的所有数据按照一定的帧结构进行打包，然后经过8B/10B 编码后进行并/串转换输出1 路高速的数字串行数据，该高速数据经过电/光转换电路将电信号变成光信号在光纤中进行传输。

由于下位机是工作在海里，本采集存储系统采用光电混合缆从岸上将高压直流电传输到下位机，下位机再用DC/DC 转换出设备所需的+5 V 和+3.3 V 电源。本设计采用的是德州仪器(TI)公司的LM5015 芯片，该芯片输入电压范围宽，从4.25 V～75 V 均可，输出电压范围在1.26 V～37 V，输出电流可达1.4 A，完全满足本设计的要求［3］。LM5015的原理图如图3 所示。

图3 LM5015 原理图

2.2 上位机设计

上位机设计为PCI 板卡形式，插于计算机PCI 接口。光信号经过光/电转换后变成1 路高速的数字信号，然后通过CDR 时钟恢复提取，进入到FPGA 进行处理。电脑通过PCI接口实时读取板卡中的数据信息到缓存中，一方面将数据写入硬盘，另一方面通过软件实时分析处理数据以及波形显示。上位机原理框图如图4 所示。

图4 上位机设计原理框图

FPGA 按功能分为数据处理模块、CPU 模块、和PCI 总线控制模块三部分。数据处理模块完成串行数据信号的串/并转换、以及10B/8B 解码，恢复出A/D 转换器的原始数据，写入到FIFO 中。CPU 模块主要完成数据总线的交互，分别对数据处理模块的FIFO 和PCI 总线控制模块读写数据，CPU 采用Altera 的NIOS II 软核。PCI 总线控制模块接在Avalon 总线上，可以直接通过Avalon 总线命令读写数据。对于CPU 模块和PCI 控制模块都可以由Altera 公司提供的Quartus II 软件自带的Qsys 来设计。Altera 提供了丰富的IP核，通过Avalon 总线连接成一个完整的系统，可以大大缩短开发周期。