以密度为导向的3D芯片的布局设计

李同瀚　张玲

摘 要：3D芯片通过垂直集成提高了芯片的集成度，成为当前半导体产业发展最快的技术之一，被认为是一种延续摩尔定律增长趋势的新方法。硅通孔（TSV）设计是3D芯片设计的关键技术，其可靠性是影响3D芯片良率的主要因素。针对3D芯片的TSV结构进行研究，为多个垂直堆叠裸晶设计密度为导向的TSV布局结构，为后续TSV容错设计提供基础。

关键词：硅通孔；3D集成电路；布局

中图分类号：TU984.12

硅通孔（Through-Silicon-Via）技术将多个晶圆叠在一起，形成3D集成电路。所以对于3D集成电路来说，由于TSV相对电路单元来说具有较大的尺寸，所以这些TSV占据着不可忽略的面积[1]。其次，3D芯片将多个晶圆叠在一起，其散热性无疑变差，过热的温度会加快芯片老化，甚至导致芯片失效，具有热导率铜填充的硅通孔是3D集成电路导热的主要通道[2-3]。再者，TSV的布局设计对系统性能也有着不可忽略的影响，TSV的布局可以简单以阵列形式均匀分布，可以以总布线长度最短为准则，也可以以TSV密度导向为准则[4]。因此，这些TSV及其互联逻辑对芯片面积、功耗、性能及布局都有着非常大的影响[1]。好的TSV设计及管理方法可以减少布线之间的竞争，减少代价及提高性能，而TSV过多的布局不仅增加TSV的面积，而且抵消了3D芯片本该有的优点。

为了获得较优化的TSV设计布局，为后续TSV容错设计提供较好方法，本文对3D集成电路TSV布局进行优化，考虑TSV可靠性，对修复TSV和信号TSV进行统一设计，该过程经历两个阶段，第一阶段先以线长最短为原则设计信号TSV，第二阶段进行修复TSV的设计，以对信号TSV进行容错，较多的TSV可以获得较好的散热效果，却占据着较大的面积，本修复TSV的设计同时考虑面积和温度限制，并获得尽可能大修复率。

1 以密度为导向的布局设计

相对于2D集成电路，3D集成电路中的TSV横穿多个堆叠的晶圆，所以可以减少布线长度，但另一个方面也带来了两个负面影响，第一个是TSV相对于普通电路单元占据较大的芯片面积，所以实际上电路单元之间的距离并不像理论预期那样缩短很多[5]；第二个是TSV设计的目的是进行电路基本单元的互连，所以它会加剧布线之间的竞争。为了减少TSV带来的负面影响，本布局设计统一设计信号TSV和修复TSV，获得较好的TSV容错率和较短的线长。

本文布局设计中，第一阶段的以线长最短为设计准则的设计首先对电路进行划分，以进行3D堆叠层的分配。本过程将2D电路网表中的逻辑单元（cell）进行分割，并分配到3D芯片的各个堆叠层，在分割过程中根据TSV的数目对分割大小进行调整。这个过程结束后3D芯片的网表文件被输出，其中包括分配到一个晶圆的2D电路的逻辑单元和分配多个晶圆上的2D电路的逻辑单元，对于分配到多个晶圆上的逻辑单元，可以采用一个或多个TSV互联，本文采用一个TSV实现互联。为了实现TSV互联，并获得最短线长，电路划分后，进行的是TSV的插入，并在插入之后利用3D布局方法统一对TSV和电路逻辑单元进行布局。本文利用文献[1]的布局方法实现统一布局。由此阶段获得的布局结果中，信号TSV布局密度分配不均，这是因为以线长标准为准则的布局方法会根据线长要求调整信号TSV，导致信号TSV布局不均匀，图1中给出此布局结果的一个例子。

为了获得较好的散热效果和TSV的修复率，并使得TSV密度分配较均匀，本布局的第二阶段是设计修复TSV，修复TSV的个数由最大信号TSV密度决定，若用多路开关实现信号TSV和修复TSV的任意互联，则其最大修复率可以达到。图2给出插入修复TSV之后的布局结果，可以看出，此信号TSV和修复TSV统一设计的结果是十分理想的，不仅获得了较大的修复率，而且具有较好的散热效果，而且满足了3D芯片的面积要求。

2 结束语

硅通孔技术是3D集成电路的关键技术，硅通孔的布局对系统的散热效果、线长和性能都有着较大的影响。本设计对2D集成电路进行电路划分，将2D集成电路分配成多个不同的电路逻辑单元，用一个硅通孔连接横跨多个晶圆的逻辑单元，对于这些硅通孔，以线长最短为准则进行布局，获得分布不均匀的信号TSV布局。为了获得较好的散热效果和最大修复率，对分布不均匀的信号TSV布局，进行修复TSV的插入，获得较好的具有统一TSV密度的3D集成电路布局，为后续TSV容错设计提供基础。

参考文献：

[1]D.H.Kim， K.Athikulwonge， S.K.Lim， A Study of Through-Silicon-Via Impact on the 3D Stacked IC Layout. 2009 IEEE/ACM International Conference onComputer-Aided Design of Technical Papers， 2009： 674-680.

[2]Jain A，Jones R E，Chatterjee R，et a1.Analytical and numerical modeling of the thermal performance of three.Dimensional integrated circuits[J].IEEE Transactions on Components and Packaging Technologies.2010（01）：56-63.

[3]F.Wang，Z.Zhu，Y.Yang， A Thermal Model for Top Layer of Three-dimensional Integrated Circuits with Through Silicon Via，Chinese Journal of Computation Physics.2012（04）：580-584.

[4]D.H.Kim，R.O.Topaloglu and S.K.Lim， TSV Density-driven Global Placement for 3D Stacked ICs， ISOCC，2011：135-138.

[5]D. H. Kim， S. Mukhopadhyay， and S. K. Lim. Through-Silicon-Via Aware Interconnect Prediction and Optimization for 3D Stacked ICs. In Proc. ACM/IEEE Int. Workshop on System Level Interconnect Prediction，2009.

作者简介：李同瀚（1989-），男，湖北黄石人，本科在读；通信作者：张玲（1980-），安徽淮北人，讲师，博士，研究方向：低成本测试。

作者单位：湖北理工学院 计算机学院，湖北黄石 435003

基金项目：湖北理工学院大学生创新项目（項目编号：13cx25），湖北理工学院院级项目（项目编号：13xjz05c）。