图形化Si基Ge薄膜热应变的有限元分析

高 玮,亓东锋,韩 响,陈松岩,李 成,赖虹凯,黄 巍,李 俊

(厦门大学物理与机电工程学院,福建 厦门 361005)

Si基Ge、SiGe异质材料因与Si工艺相兼容,并具有比Si更优异的电学性质和光学性质被认为是集成光电子器件的重要材料．然而由于Si和Ge存在4.2%晶格失配和热失配,在Si上直接外延Ge将产生大量的晶体缺陷,影响器件性能．目前在Si衬底上生长Ge薄膜主要有3种工艺[1-3]:1) 组分渐变的SiGe缓冲层;2) 低温Ge缓冲层;3)
图形衬底技术．前2种方法虽然工艺简单,但生长材料过渡层较厚,不利于后期某些集成器件的制作．有研究表明,图形衬底技术在位错捕获、应变释放等方面有着明显的优势[4-6],可直接在Si衬底上制备出位错密度小的高质量外延层．早在20世纪90年代,贝尔实验室[7]在边长70 μm的正方形Si图形衬底上通过分子束外延(MBE)生长得到近乎无位错的Si0.81Ge0.19薄膜．伴随着半导体工艺线宽的逐渐减小和光刻技术的发展,图形衬底形状从方形、圆形、光栅结构、柱状结构到点阵结构等不断演化,制备方法也由传统光刻到聚丙烯酰胺(PAM)掩膜以及纳米压印,图形尺寸已从微米级延伸到纳米级别．图形衬底技术现已逐渐成为Si基材料和Ⅲ-Ⅴ族材料外延的重要手段之一．衬底材料因其决定着外延、芯片、封装应用的技术发展方向,所以类似图形化的衬底技术将成为第3代半导体的核心技术．

在异质材料外延过程中,薄膜内应力的存在是非常普遍的,其形成是一个复杂的过程,内应力一般由本征应力和热应力构成．本征应力来自薄膜的结构特征或者缺陷;热应力由薄膜与衬底间的热失配产生,即高温到低温时衬底与薄膜之间热膨胀系数之差引起的．关于薄膜与衬底间应力应变的讨论,经典的Stoney公式可以直接计算薄膜的应力,却不能给出应力分布状态[8],其后的Hsueh公式采用组合杆平衡条件仍无法给出异质结构在不同方向的应力分布状态[9]．近几年,基于二维或三维结构单元的数值分析方法已成为计算应力应变的有力手段,如有限元法．该方法在异质材料的量子点、薄膜以及器件的应变研究中优势渐显[10-11],为基础实验和器件制备提供了定量的参考依据．本文采用有限元方法模拟Si图形衬底上沉积Ge薄膜后的热失配应变,探究了薄膜表面及内部的应变分布规律,计算了应变随薄膜厚度、衬底尺寸的变化情况,以及图形衬底单元尺寸对应变释放的影响．

1 Si基Ge外延热应变理论

Si基Ge外延材料生长多在高温下进行,然而Si基Ge材料以及器件的使用多在室温甚至低温下进行,材料从高温冷却到低温时热膨胀系数的失配将导致应变的产生．Huang等[12]在研究SiGe临界厚度时也发现,由于Si和SiGe热膨胀系数的差异,在Si衬底上外延SiGe薄膜时,界面处会产生热应力,在考虑了Si和SiGe间的热应变能后,获得了更加准确的临界厚度计算公式,并且证明当温度较高、Ge组分较大时热应变的影响作用变得更加显著．所以在异质结构中,材料间的本征应力固然很重要,但热应力的作用也是不可忽略的．

在热应力数学模型中,热应力与热应变之间的关系可用下式表示[11]:

(1)

图1 Si、Ge热膨胀系数与温度的关系Fig.1 The relationship between the thermal expansion coefficient of Si, Ge and temperature

2 热应变有限元模型

本文所做数值模拟工作都是基于如图2(a)所示的图形化Si衬底结构,其制备可采用传统的光刻与感应耦合等离子体(ICP)干法刻蚀或湿法腐蚀工艺．仿真工具为有限元分析软件ANSYS,在建模中,单元类型选取3D实体单元SOLID185．在模拟过程中忽略瞬态效应,并将薄膜和衬底视为各向同性材料,材料参数见表1．

图2 Si衬底结构示意图(a)和物理模型结构示意图(b)Fig.2 The diagram of Si substrate structure(a); the diagram of physical model structure(b)

首先,定义材料并建好物理模型．其次,在结构离散化前将图2(b)中相应区域赋予 Si 和 Ge 的材料参数,之后进行基于关键位置线定义分割数的网格自由划分,Ge薄膜以及Ge薄膜/Si衬底的界面网格划分尽可能细致(如图3(a)),最大限度降低插值函数传递误差．然后,定义约束条件并求解,对模型原点所在的2个相邻侧面施加对称约束以降低计算量,并将原点的所有自由度固定为零,其他边界允许自由膨胀收缩,仿真结构加载位移约束后的对称面如图3(b)所示,再加载相对温度载荷并求解．最后,进行计算后处理,查看热应变云图并提取所需节点应变数据．

表1 ANSYS仿真所用Si和Ge材料参数Tab.1 Material parameter of Si and Ge in ANSYS simulation

图3 网格划分示意图(a)和边界约束条件对称面示意图(b)Fig.3 The diagram of meshing(a) and the diagram of the boundary constraint condition on symmetry plane(b)

3 计算结果与讨论

3.1 薄膜表面及内部应变分布

图4 薄膜表面x方向应变云图(a)和X射线双晶衍射摇摆曲线图(b)Fig.4 Thin film surface strain contours of x direction (a) and X-ray double crystal diffraction rocking curves (b)

温度变化后,由于薄膜与衬底间热膨胀系数失配,两者间的变形将相互约束,薄膜/衬底系统将发生一定的伸缩和弯曲,形成切应力和正应力．本文在分析中只讨论上述原因引起的正应力分布情况．图4(a)为模拟方形Si衬底上沉积1 μm厚Ge薄膜后表面x方向应变云图．沉积温度为500 ℃,衬底尺寸为10 μm×10 μm×10 μm．由图可见,应变最大点集中在表面中心区域,且分布较为均匀,由中心到边缘应变逐渐减小,同时可得中心区域应变为0.17%的张应变．图4(b)为超高真空化学气相淀积(UHV/CVD)法在Si衬底上生长1 μm Ge薄膜后的X射线双晶衍射摇摆曲线图,Ge的张应变为0.2%．对比仿真和实验结果可知,模拟结果与实验结果大致匹配,证明了模型的合理性．

图5 应变纵向分布(a);应变横向分布(b)Fig.5 Vertical strain distribution(a);transverse distribution of the strain(b)

图5(a)为图形衬底下表面中心到薄膜上表面中心应变分布图,L代表图形衬底的宽度．曲线1，2，3分别代表中心距衬底边缘L/2、L/4、L/10处的应变．由计算结果可见不同位置的衬底和薄膜的最大应变均在两者界面处(图5(a)中虚线区域),且薄膜所受应力为张应力,衬底为压应力．原因是Ge的热膨胀系数比Si大,Ge/Si薄膜从高温冷却到室温时,Si衬底收缩的比Ge薄膜慢,产生了阻碍Ge晶格收缩的张力作用,所以在Ge外延层形成张应变．图5(b)为薄膜在y=L/2处x方向应变分布,H代表外延生长薄膜厚度,T代表衬底厚度．曲线1表示衬底距离界面T/50处位置的应变分布,曲线2，3，4分别表示薄膜内部H/10、H/2以及表面处的应变分布．由图5(b)可知,在薄膜内部,靠近界面处应变最大,从界面到表面应变呈现逐渐减小的趋势,即热失配引起的正应变沿着薄膜生长方向逐渐减小．另外在有热失配的薄膜/衬底系统中,根据圣维南原理以及材料弯矩的平衡条件,薄膜沿x方向的正应力分布为坐标x、z的函数,即

(2)

其中,hf为外延层厚度．

可以看出其沿z轴的变化情况与模拟结果是吻合的,即沿着z轴方向,应力逐渐减小．

从x方向来看薄膜应变最大点集中在中心区域且分布较为均匀,沿x方向由中心到边缘应变逐渐减小,边缘发生突变,而由图5(b)曲线1看出衬底在边缘处的应变呈现增加趋势．这是因为温度改变后,薄膜/衬底之间形变的相互约束表现为接触面上晶格结构的失配,在异质结构外延中,外延层边缘的原子有向外运动的趋势,并拉动其下方的衬底晶格随其一起运动,这个过程使得外延层边缘释放应变,而衬底边缘引入应变[14]．这种边缘效应可用图6示意．

图6 边缘效应示意图Fig.6 The diagram of edge effect

3.2 膜厚、图形尺寸与应变的关系

图7给出了不同厚度下薄膜表面的应变变化情况．曲线1～5分别表示距离边缘0.1L～0.5L处的应变随膜厚的变化趋势．可以看出,在不同的膜厚下,薄膜表面应变分布规律相同,即中心区域应变最大,由中心到边缘应变逐渐减小,并且薄膜厚度越大,应变越小,原因是当其他条件相同时,薄膜厚度的增加将减小相同衬底膨胀或者收缩所致的膜弯曲量,因此薄膜应变相应地减小．

图7 应变与薄膜厚度的关系Fig.7 The relations between strain and thin film thickness

(a)应变与衬底宽度的关系;(b)应变与衬底厚度的关系.图8 应变与衬底尺寸的关系Fig.8 The relations between strain and size of the substrate

图8为应变与衬底尺寸的关系,表明了图形衬底单元尺寸对应变的影响,显然地,衬底较薄尺寸较小时,薄膜的应力通过衬底弯曲形变而得到释放．当衬底厚度或宽度增加时将阻碍薄膜应力的释放,随之薄膜表面应变增大．这里需要说明的一点是,图形衬底的厚度是指一个图形衬底单元的厚度,暂不考虑图形单元下方Si衬底片的影响．图形衬底大量的边缘效应对薄膜应变的释放有积极作用,同时图形衬底的尺寸对应变有较大的影响作用:当衬底宽度小于10 μm,厚度小于6 μm 时,薄膜表面应变随衬底尺寸的减小而快速减小,此时图形衬底对应变的释放有较大的作用．

4 结 论

本文利用有限元法分析了Ge/Si系统中图形化衬底外延薄膜的热失配应变分布以及数值关系,探究了薄膜表面及内部的应变分布规律,分析了应变随薄膜厚度、衬底尺寸的变化关系,计算表明:热失配应变在异质结构的界面处最大,沿薄膜生长方向递减;在薄膜表面,中心区域应变最大,由中心到边缘逐渐减小,边缘发生突变应变急剧减小;不同厚度的薄膜表面应变分布规律相同,并且应变与薄膜厚度呈近似反比例关系;图形衬底单元厚度小于6 μm,宽度小于10 μm时,更有利于薄膜表面应变释放．鉴于以上分析,在后续实验过程中,可根据实际需要适当选择薄膜厚度以及图形衬底单元尺寸．此数值分析方法同样适用于其他形状的图形衬底和器件应变分析中．

[1] Shah V A,Dobbie A,Myronov M,et al.High quality relaxed Ge layers grown directly on a Si (001) substrate[J].Solid-State Electronics,2011,62(1):189-194.

[2] Vanamu G,Datye A K,Zaidi S H.Epitaxial growth of high-quality Ge films on nanostructured silicon substrates[J].Applied Physics Letters,2006,88(20):204104.

[3] Luan H C,Lim D R,Lee K K,et al.High-quality Ge epilayers on Si with low threading-dislocation densities[J].Applied Physics Letters,1999,75(19):2909-2911.

[4] Xiong H,Zhang X J,Jiang Z,et al.Strain relaxation and misfit dislocation in SiGe epilayers grown in micron size windows by MBE[J].Journal of Crystal Growth,2001,233(1):74-81.

[5] Grydlik M,Boioli F,Groiss H,et al.Misfit dislocation gettering by substrate pit-patterning in SiGe films on Si (001)[J].Applied Physics Letters,2012,101(1):013119.

[6] Kim M,Hashemi P,Hoyt J L.Increased critical thickness for high Ge-content strained SiGe-on-Si using selective epitaxial growth[J].Applied Physics Letters,2010,97(26):262106.

[7] Fitzgerald E A,Xie Y H,Brasen D,et al.Elimination of dislocations in heteroepitaxial MBE and RTCVD GexSi1-xgrown on patterned Si substrates[J].Journal of Electronic Materials,1990,19(9):949-955.

[8] Townsend P H,Barnett D M,Brunner T A.Elastic relationships in layered composite media with approximation for the case of thin films on a thick substrate[J].Journal of Applied Physics,1987,62(11):4438-4444.

[9] Hsueh C H.Modeling of elastic deformation of multilayers due to residual stresses and external bending[J].Journal of Applied Physics,2002,91(12):9652-9656.

[10] Gatti R,Boioli F,Grydlik M,et al.Dislocation engineering in SiGe heteroepitaxial films on patterned Si (001) substrates[J].Applied Physics Letters,2011,98(12):121908.

[11] Liu G R,Jerry S S Q.A finite element study of the stress and strain fields of InAs quantum dots embedded in GaAs[J].Semiconductor Science and Technology,2002,17(6):630.

[12] Huang J,Ye Z,Lu H,et al.Calculation of critical layer thickness considering thermal strain in SiGe/Si strained-layer heterostructures[J].Journal of Applied Physics,1998,83:171.

[13] Cannon D D,Liu J,Ishikawa Y,et al.Tensile strained epitaxial Ge films on Si (100) substrates with potential application in L-band telecommunications[J].Applied Physics Letters,2004,84(6):906-908.

[14] Jain S C,Willander M,Maes H.Stresses and strains in epilayers,stripes and quantum structures of III-V compound semiconductors[J].Semiconducter Science and Technology,1996,11(5):641.