基于SOPC的数字预失真器设计与实现

苏 攀,张以涛,杨红官,李艳超

(1.湖南大学物理与微电子科学学院,长沙410082;

2.中国科学院微电子研究所,北京100029;3.山东大学物理学院,济南250000)

基于SOPC的数字预失真器设计与实现

苏 攀1,张以涛2,杨红官1,李艳超3

(1.湖南大学物理与微电子科学学院,长沙410082;

2.中国科学院微电子研究所,北京100029;3.山东大学物理学院,济南250000)

目前数字预失真技术的研究多偏重在不同算法的仿真方面,对具体实现技术的研究较少。为此,设计一种基于可编程片上系统(SOPC)的自适应数字预失真器。采用多项式查找表电路来实现预失真功能,用现场可编程门阵列(FPGA)内的EDK工程完成系数计算,以避免全硬件实现带来的复杂性。以IP核的形式下载到Xilinx FPGA上,并在测试平台对其进行验证,结果表明,该预失真器能改善功放的线性度,对于8 MHz带宽的OFDM信号和doherty结构的GaN功放,ACPR可改善8 dB,并且具备自适应功能,可较好地应用到实际工作环境中。

功率放大器;数字预失真;可编程片上系统;现场可编程门阵列;线性化;自适应

1 概述

无线通信的快速发展面临着用户数量剧增和有限频谱资源之间的矛盾。为了提高频谱利用率,现代通信系统广泛采用非恒定包络调制方式和多载波传输,这样通常会导致发射信号的高峰均比(PAPR),使得功率放大器的失真更加严重[1]。作为射频系统中最昂贵也是最关键的部件,功率放大器的性能决定整个系统的性能和成本,这样就对射频功率放大器的线性度提出了更高的要求。近年来数字预失真(Digital Predistortion,DPD)技术由于精度高、适应性强、实现相对简单的特点[2-3],逐渐成为功放线性化方案中最为主流和实用的方案。同时随着多模通信系统时代的到来,DPD解决方案必须要有更好的灵活性和可升级性来适应复杂的无线通信环境。数字信号处理技术和集成电路技术的发展,尤其是高集成度FPGA技术的发展,使得基于FPGA的数字预失真器的实现更加迅速和灵活。

本文对数字预失真原理进行简单介绍,并在Xilinx的FPGA上进行了系统实现。

2 DPD数字预失真模型

预失真技术是指在功率放大器的前端构造一个与其特性相反的预失真器,从而抵消功率放大器的非线性失真特性,实现整个系统的线性化处理。要得到与功放特性相反的预失真器,首先要从功放模型的研究入手。功率放大器的模型主要分为无记忆效应模型和有记忆效应模型2种[4]。当记忆效应的时间远小于输入信号的包络起伏时间时,可被认为是无记忆的或是准无记忆效应的。此时,可以采用无记忆多项式模型或Rapp模型等。当功放的记忆效应时间与信号包络变化时间可以相比拟时,功放的记忆效应就不能够看作短暂性的,而要用带有记忆效应的Volterra级数模型[5-6]。但是由于Volterra级数模型过于复杂,通常将其模型中不同延时的交叉项去掉得到记忆多项式模型。相对于Volterra级数记忆多项式模型更简洁且同样能有效描述有记忆非线性模型,是目前应用较多的一种非线性失真模型。本文也采用记忆多项式模型作为功放和DPD的行为模型,其数学表达式可表示为:

其中,x(n)和y(n)分别代表DPD的输入和输出信号;bkl为记忆多项式模型参数;K为多项式阶数;L为记忆深度。

3 数字预失真的软硬件协同设计

3.1 系统设计

SOPC(可编程片上系统)是SOC和FPGA技术的融合,既具有片上系统的特点,又具备可编程的特性。在通常情况下,SOPC系统中还包括至少一个嵌入式处理器内核,这样SOPC就具备了软硬件在系统可编程的特性[7]。

数字预失真系统的SOPC实现可以分成两大部分,一部分是以FPGA可编程逻辑实现的预失真器部分,另一部分是用嵌入式处理器软核实现的系数计算部分,如图1所示。预失真器对基带数据进行预失真处理,其后通过DAC转换模拟上变频,最后经过功放PA发射出去。系数计算模块将从功放耦合回来的数据和预失真过后的数据进行比对,得到预失真器的系数,并传给预失真器。

图1 DPD系统框图

预失真器本质上相当于一个数字滤波器,传统的数字滤波器系统大多使用DSP处理器实现,但DSP在运行时是按指令顺序执行的,且数据位宽是固定的,因而资源利用率不高,限制了处理器的数据吞吐量,还需要较大的存储空间。而FPGA采用硬件并行处理方式,并可以根据设计要求任意配置硬件结构,有极大的灵活性,并且Xilinx的FPGA中还集成了专用的硬件乘法器来加速计算[8-9]。

系数更新模块既可以用硬件电路来实现,也可以用软件来实现。虽然用硬件电路来实现可以获得更好的实时性,但是硬件电路较难实现更复杂的算法,并且不易于升级和配置,尤其对于今后的多模通信系统,更显出它的不足。本文用Xilinx的microblaze软核来实现系数更新算法,这样就可以对数据进行更加复杂的处理,使得系数计算更稳定可靠并且易于升级和配置。这一部分的实现是在 Xilinx EDK开发套件支持下完成的。

3.2 预失真模块

预失真模块的实现方法有2种:一种是基于查找表的方式;另一种是基于多项式的方式。基于查找表的预失真方法实现简单,所占用资源少,但收敛速度较慢;基于多项式方式用多项式拟合补偿增益曲线,这种方法参数较少,容易初始化和实时修正,对有记忆效应的功放也可以较好地改善[10]。本文将两者结合起来构造成基于多项式查找表结构的预失真器,参数少,实现简单,资源占用适中。

图2 基于多项式查找表的预失真电路

该IP核在Xilinx的XCV5LX110上资源开销情况如表1所示。

表1 FPGA的资源开销情况

3.3 系数更新模块

通过文献[7]的推导可知,参数提取方程总可以转化为如下形式:

其中,B=[b10,b20,…,bK0,…,b1L,…,bKL]T为DPD系数向量;U=[u10,u20,…,uK0,…,u1L,…,uKL]为与输入向量有关的输入矩阵;Y为与期望信号有关的向量。由此看出,求DPD的系数向量,本质就是解式(2)。解方程可以用迭代算法也可以用直接逆矩阵算法求解。由于传统的LMS,RLS等迭代算法要进行多次迭代,收敛速度慢,而直接逆矩阵无需迭代,缩短了计算时间,因此本文选择直接逆矩阵的方法[11]。通常情况下求逆矩阵可以用高斯消元法、QR分解法、SVD分解法。考虑到输入基带信号是随机信号,跟输入信号有关的U矩阵可能是奇异矩阵,奇异矩阵没有普通的逆矩阵,只有广义逆矩阵,而高斯消元和QR分解不能求广义逆,所以选择用SVD分解法求输入数据矩阵的广义逆矩阵。

奇异值分解(SVD)算法原理可以表述为:假设A为复数域的一个n×n阶方阵,则存在一个分解使得A=UH·S·VH,其中,U和V都是n阶酉矩阵;S是对角矩阵,对角线上就是A的奇异值[12]。其计算过程主要分成两大步:Householder变换和Givens变换。其中,Householder变换把初始矩阵变换成双对角矩阵。Givens变换将双对角矩阵变换成单对角矩阵。SVD分解过后得到U,S,V矩阵,再根据广义逆的定义最终再得到初始矩阵的广义逆矩阵[13]。基于奇异值分解的广义逆求解算法流程如图3所示。最终可由B=(UHU)-1UHY得到预失真器的系数。

图3 广义逆求解算法流程

4 测试结果与分析

本文的测试平台如图4所示,包括中频板、射频板和功放。中频板包括ADC转换、DA转换芯片、FPGA芯片;数据源是放在FPGA ROM里的OFDM信号,带宽为8 MHz。射频板完成上变频和下变频功能。功放是GaN功放,类型是Doherty结构,最大输出功率40 dBm。DPD模型选用的是多项式阶数为3阶,记忆深度是1。电路板上的FPGA芯片是Xilinx的XCV5LX110-1ff676。

图4 测试平台实物图

图5是实际测得的频谱,图5(a)是不加DPD时功放的输出信号频谱,由图可以看出,带外的频谱有所凸起。图5(b)是加入DPD后的功放输出信号频谱,可以看出,带外的凸起有所下降,ACPR改善近8 dB。实现了线性化效果。

图5 实际测试效果

5 结束语

本文构造了一个SOPC系统来实现自适应数字预失真器,SOPC结构使系统更加精简,软硬件可编程性使解决方案更灵活和易升级。预失真模块采用基于多项式查找表的结构实现,这种结构不仅参数少,能改善有记忆效应的功放,而且节省了FPGA乘法器资源,提高了速度。系数更新模块采用基于SVD的直接逆矩阵算法进行求解。本文算法在加快收敛速度的同时提高了计算稳定性。实测结果表明,本文SOPC系统实现了既定的设计目标,有效地抑制了信号经过功放后的带外频谱滋生,ACPR可改善8 dB。

[1] 尹长川,罗 涛,乐光新.多载波宽带无线通信技术[M].北京:北京邮电大学出版社,2004.

[2] 齐 帅,严家明.自适应宽带数字预失真理论分析与仿真[J].计算机仿真,2011,28(10):99-102.

[3] 詹 鹏,秦开宇.新的射频功放预失真线性化方法[J].电子科技大学学报,2011,40(5):676-681.

[4] Dragomirescu D,Paris C,Lacroix P.Implementation of a Predistortion Algorithm to Linearise Base Station Power Amplifiers for 3rd Generation Mobile Telephony[C]// Proc.of IEEE MELECON’04.[S.l.]:IEEE Press, 2004:135-138.

[5] 李 飞,黄 涛.基于QRD-RLS的数字预失真算法研究[J].光通信研究,2011,164(2):64-66.

[6] Zhu Anding,Draxler P J,Yan Jonmei.Open-loop Digital Pre-distortion for RF Power Amplifiers Using Dynamic Deviation Reduction-based Volterra Series[J].IEEE Trans.on Microwave Theory and Techniques,2008,56 (7):1524-1534.

[7] 田 耕,许文波.Xilinx FPGA开发实用教程[M].北京:清华大学出版社,2008.

[8] 曾德军.基于双核Nios-II系统的数字预失真器设计[J].电子技术应用,2012,38(6):10-12.

[9] 田 耘,徐文波.无线通信FPGA设计[M].北京:电子工业出版社,2009.

[10] 陈胜康.射频功放中基带数字预失真算法的研究与实现[D].杭州:杭州电子科技大学,2010.

[11] Montoro G,Gilabert P L,Bertran E,et al.An LMS-based Adaptive Predistorter for Cancelling Nonlinear Memory Effects in RF Power Amplifiers[C]//Proc.of Asia-Pacific Microwave Conference.Bangkok,Thailand: [s.n.],2007:1-4.

[12] 张贤达.矩阵分析与应用[M].北京:清华大学出版社,2004.

[13] 胡以怀,周轶尘.一般复数矩阵SVD算法[J].武汉交通科技大学学报,1995,19(2):150-154.

编辑 任吉慧

Design and Implementation of Digital Predistorter Based on SOPC

SU Pan1,ZHANG Yi-tao2,YANG Hong-guan1,LI Yan-chao3
(1.School of Physics and Electronics,Hunan University,Changsha 410082,China;
2.Institute of Microelectronics of Chinese Academy of Sceinces,Beijing 100029,China;
3.School of Physics,Shandong University,Jinan 250000,China)

At present,the study of the Digital Predistortion(DPD)mainly focuses on the simulation of different algorithms,and the specific implementation technology research is less.A kind of adaptive digital predistortion device based on System on a Programmable Chip(SOPC)is proposed in this paper,the design adopts polynomial lookup table circuit to achieve the predistortion,and uses EDK project complete coefficient calculation.This method avoids the complexity brought by the whole hardware implementation,can satisfy the requirements of the adaptive function,and has the very strong practical value.Finally it downloads the design to Xilinx FPGA,and tests it in a test platform.Results show that the predistorter can effectively improve the linearity of the power amplifier.For the OFDM signal of 8 MHz bandwidth and the doherty GaN amplifier,ACPR can improve 8 dB and with the adaptive function,it can be a good application to the actual working environment.

power amplifier;Digital Predistortion(DPD);System on a Programmable Chip(SOPC);Field Programmable Gate Array(FPGA);linearization;adaptation

1000-3428(2014)10-0118-04

A

TN92

10.3969/j.issn.1000-3428.2014.10.023

湖南省科技计划基金资助项目(2012GK3151)。

苏 攀(1989-),男,硕士研究生,主研方向:无线通信,SOPC设计;张以涛,助理研究员;杨红官,副教授;李艳超,硕士研究生。

2013-08-23

2013-11-14E-mail:supanhappy@126.com

中文引用格式:苏 攀,张以涛,杨红官,等.基于SOPC的数字预失真器设计与实现[J].计算机工程,2014, 40(10):118-121.

英文引用格式:Su Pan,Zhang Yitao,Yang Hongguan,et al.Design and Implementation of Digital Predistorter Based on SOPC[J].Computer Engineering,2014,40(10):118-121.