PLL频率合成器中有源环路滤波器的设计与仿真*

任青莲，高文华，郭 萍

(太原科技大学电子信息工程学院，山西太原030024)

锁相频率合成器结构简单，输出频率成分的频谱纯度高，而且易于得到大量的离散频率，广泛应用于通信、雷达、宇宙航行和遥控遥测技术中。环路滤波器的设计是决定锁相频率合成器特性的关键所在。用传统的方法要进行复杂的计算，或者需要查找规格化曲线，整个过程比较繁琐而且存在较大的困难［1～4］。本文介绍有源环路滤波器的一种设计方法，从锁相环路相位稳定度与环路滤波器传输函数零点和极点位置之间关系，以及滤波器在零点和极点之间的衰减量与环路截止频率、鉴相器－VCO－分频器组合传输特性之间关系，综合得出环路滤波器的设计方法，大大简化了滤波器的设计过程。

1 有源环路滤波器

锁相频率合成器中，对于使用LC谐振回路的压控振荡器(VCO)，有时需要10 V以上的控制电压，这时，使用有源滤波器可使控制电压达到运放的最大输出电压，可以获得较好的效果。

图1所示为三次特性的有源环路滤波器，其在截止频率处的梯度很陡，滤除纹波能力很强，只要适当选择环路滤波器的时间常数，获得合适的阻尼因子，将其零点和极点处于适当的位置，即可利用其相位返回，使环路滤波器有30°～50°的相位滞后，留有60°～40°的相位裕量，就可构成稳定的而滤除纹波能力强的环形滤波器。

图1 3次有源环路滤波器

对电路列出方程式:

解联立方程组，可以得到电路的传递函数为:

为了得到锁相频率合成器的环路传输函数的零、极点位置，可将环路滤波器传输函数F(s)因式分解，写成:

2 锁相频率合成器的数学模型与传输特性

锁相频率合成器的数学模型，如图2所示。

图2 锁相频率合成器的数学模型

图2中Kd为鉴相器的增益，Kv为压控振荡器的增益，F(s)为环路滤波器的传递函数，N为分频系数。

由图2可知，鉴相器－VCO－分频器组合的传输特性为:

ωvpn具有积分特性，可看成是一个积分器模型，其幅频特性增益的斜率为－20 dB/dec，相位特性为恒定的－90°。

PLL的环路传输函数为:

这样在锁相频率合成器电路中，鉴相器－VCO－分频器三部分已经具有90°相位滞后，再与相位滞后的环路滤波器进行组合，如果总的相位滞后接近180°，则负反馈系统的环路增益满足振荡条件，使得PLL电路变得不稳定。因此，设计合适的环路滤波器，使PLL环路具有足够的相位裕量，对整个PLL电路的稳定工作是非常重要的。

具有图1有源环路滤波器的锁相频率合成器的环路传输函数为:

ω0、ω1和ω3的转角分别由传输函数的极点产生，ω2的转角由它的零点引起。如果选择T2＞T1＞T3，则ω2＜ω1＜ω3。可以得出，低频时，曲线起始－180°。然而，因为滤波器的零点ω2，大于ω2的渐近线变为－90°。最后，当频率大于ω1，相位渐近线再次变为－180°。在ω2和ω1之间出现了相位返回，所以在这段范围内的某些特殊频率存在最大值。

可以证明，相位返回最大值处频率ωopt是ω2和ω1的几何平均［5］。

幅度曲线穿过0 dB线的弧度频率ωT称为截止频率，在截止频率上环路增益为1，若在截止频率上具有足够的相位裕度，则系统稳定。因此选取截止频率ωT等于ωopt是最佳选择。

在零点ω2与极点ω1之间，滤波器的衰减量M为:

若传输频率ωvpn与M的乘积等于最大相位返回频率ωopt，则锁相频率合成器在ωopt处开环增益为0 dB，可达到稳定的环路特性［2］。则有:

在实际的高阶PLL设计中，已经证明，选择ω1/ω2=10较为有利，这样可以获得足够的相位裕度，保证PLL稳定工作［1］。

3 三次有源环路滤波器的设计

通过上述分析，系统截止频率ωT应大于零点ω2小于极点ω1，因此，环路滤波器的设计应该从ωT的初始值开始。通常PLL设计者有一个希望的环路3 dB带宽ω3dB，一般选择:

可以证明，3 dB带宽ω3dB与系统截止频率ωT之间的数学关系为［1］:

综上分析，可得出3次有源环路滤波器的设计方法与步骤为:首先根据设计所选择的器件和设计指标求出鉴相器、VCO与分频器的频率特性，根据公式(5)求出其组合传输特性ωvpn。然后利用公式(13)和公式(14)确定PLL的带宽ω3dB和截止频率ωT。其次计算滤波器的零点ω2和极点ω1的位置。为了保证有足够的相位裕度，取

最后计算确定图1滤波器的参数。先选定C1、C2、C3，选 R3=R4，再根据公式(7)、(8)确定电阻 R2、R3和 R4;再根据根据公式(11)和(12)确定电阻R1。

4 设计举例及性能分析

用锁相环设计一频率合成器，要求输入频率为10 kHz，输出频率为25～50 MHz。试设计其中3次有源环路滤波器。

本例选择锁相环CD74HC4046，用其作为鉴相器，压控振荡器使用高频器件POS50，根据输入频率与输出频率的要求可得分频器的分频系数，当输出频率为25 MHz时，分频系数为1/2 500，当输出频率为50 MHz时，分频系数为1/5 000。

首先，求出最低频率和最高频率时，鉴相器、VCO、分频器的合成传输特性ωvpn。

通过实际测试得出CD74HC4046中鉴相器输入相位在－2π～+2π之间，输出电压在0～5 V之间变化。VCO其中心频率为25 MHz，输入电压为3 V～1 V时，振荡频率在27.5～23.2 MHz之间变化。所以锁相频率合成器输出频率为25 MHz(分频系数为1/2 500)时，合成传输特性ωvpn(25MHz)为:

VCO其中心频率为50 MHz，输入电压为14 V～12 V时，振荡频率在52.0～47.0 MHz之间变化。所以当锁相频率合成器输出频率为50 MHz(分频系数为1/5 000)时，合成传输特性为:

然后，确定锁相频率合成器的带宽ω3dB和截止频率ωT。

其次，计算零点ω2和极点ω1的位置。

最后确定图1滤波器的参数。

取 C2=C3=100 nF，C1=150 nF，R3=R4，且 R1≫R4，则

根据计算结果选标称电阻

利用这些值进行仿真，仿真电路如图3所示。

图3 仿真电路

频率特性仿真结果如图4所示。由仿真结果可知，输出频率为25 MHz时，开环截止频率为298 Hz，相位滞后－136.970°(相位裕量为43.30°);输出频率为 50 MHz时，开环截止频率为445 Hz，这时相位滞后139.837°(相位裕量为40.163°)，获得了足够的相位裕度，从而保证了系统的稳定。

图4 频率特性仿真结果

5 结论

从系统稳定的角度分析三次有源环路滤波器的设计方法。锁相频率合成器中除环路滤波器外，已经有90°的相位滞后，为避免自激，环路滤波器在环路增益为1的情况下，只允许有30°～50°的相位滞后(即40°～60°的相位裕量)。为保证足够的相位裕度，保证系统稳定，文中给出了三次有源环路滤波器的一种设计方法。首先求出环路滤波器的传输函数，然后结合鉴相器－VCO－分频器组合传输特性，得出环路综合传输函数，再通过选择合适的零点和极点的位置，使得PLL环路增益为1时，环路滤波器相位返回量最大，从而保证了使系统稳定的相位裕度，最后综合计算出滤波器的各元件值。通过实际举例与仿真分析，得出所设计电路性能指标完全能满足设计要求。

［1］Roland E.Best.锁相环设计、仿真与应用［M］.第5版.李永明，等译.北京:清华大学出版社，2007.4:18－33;121－129.

［2］［日］远坂俊昭.锁相环(PLL)电路设计与应用［M］.何希才，译.北京:科学出版社，2006:21－74.

［3］曾庆贵.锁相环集成电路原理与应用［M］.上海:上海科学技术出版社，2012:1－16.

［4］任青莲，高文华.基于Tow－Thomas二阶节的椭圆低通滤波器的设计［J］.太原科技大学学报，2012(5):345－349.

［5］Rohde，Ulrich L.Microwave and Wireless Synthesizers，Theory and Design［M］.John Wiley ＆ Sons，New York，1997

［6］王宇舟.三阶锁相环环路滤波器参数设计［J］.电讯技术，2008(9):51－55.

［7］Gardner，Floyd M.Phaselock Techneques［M］.2d ed.John Wileyand Sons，New York，1979:18 －65.

［8］刘丽平，杨维明，李倩，等.锁相环中无源环路滤波器的设计与仿真［J］.湖北大学学报，2011(4):494－498.

［9］任青莲，高文华.共射－共基电路的高频相应分析及PSPICE 仿真［J］.山西电子技术，2011(6):3－5.