一种基于厚膜工艺的电路版图设计

蒲亚芳

摘 要： 在电子线路版图设计中，通常采用印刷线路板技术。如果结合厚膜工艺技术，可以实现元器件数目繁多，电路连接复杂，且安装空间狭小的电路版图设计。通过对3种不同电路版图设计方案的理论分析，确定了惟一能满足要求的设计方案。基于外形尺寸的要求，综合考虑电路的性能和元件的封装形式，通过合理的电路分割和布局设计，验证了设计方案的合理性和可实现性。体现了厚膜工艺技术在电路版图设计中强大的优越性，使一个按常规的方法无法实现的电路版图设计问题迎刃而解。

关键词： 电路版图设计； 电路分割设计； 厚膜混合集成电路； 厚膜工艺

中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）04?0118?03

Circuit layout design based on thick?film process

PU Ya?fang

（Shaanxi HuaJing Microelectronics Co.， Ltd， Xian 710065， China）

Abstract： The printed circuit board （PCB） technology is applied to circuit design generally. If it is combined with thick?film process， the circuit layout design， in which the complicated connection and many devices are mounted in its limited room， can be implemented. The outstanding advantages of the thick?film hybrid circuit were demonstrated by theoretical analysis of three defferent design schemes of circuit layout design. It is the unique one which can meet the requirement of the circuit design scheme. According to the boundary dimension requirement of the circuit， the circuit performance and device encapsulation mode were considered thoroughly， and the rationality and realizability of the design scheme were validated by reasonable circuit segmenting design and layout design. The outstanding superiority of thick?film process was reflected in the circuit layout design. The difficulty that the conventional methods for circuit layout design could not overcome was solved easily .

Keywords： circuit layout design； circuit segmenting design； thick?film hybrid circuit； thick?film process

0 引 言

随着电子技术的飞速发展，对电子设备、系统的组装密度的要求越来越高，对电路功能的集成度、可靠性等都提出了更高的要求。电子产品不断地小型化、轻量化、多功能化。除了集成电路芯片的集成度越来越高外，电路结构合理的版图设计在体积小型化方面也起着举足轻重的作用。

1 厚膜工艺技术简述

厚膜工艺技术是将导电带和电阻通过丝网漏印、烧结到陶瓷基板上的一种工艺技术[1]。

厚膜混合集成电路是在厚膜工艺技术的基础上，将电阻通过激光精调后，再将贴片元器件或裸芯片装配到陶瓷基板上的混合集成电路[2]。

厚膜混合集成电路基本工艺流程图见图1。

图1 厚膜工艺流程图

厚膜工艺与印制板工艺比较见表1。

2 电路版图设计

2.1 设计要求

将电路原理图（图2，图3）平面化设计在直径为34 mm的PCB板上（对电路进行分析后无需考虑相互干扰），外形尺寸图见图4。其中：序列号及电源为需要引出的引脚。

表1 厚膜工艺与印制板工艺比较

图2 原理图（1）

图3 原理图（2）

图4 外形尺寸图

2.2 设计步骤

2.2.1 分类清点电路中的元器件数量

分类清点电路中的元器件数量见表2。

表2 元器件数量

2.2.2 确定电路设计方案

根据电路原理图，对以下3个方案逐一进行分析：

（1） 方案1：在印制板上双面布线

简单计算一下各种元器件所占面积：贴片电阻电容：4.8×46=220.8 mm2；贴片二三极管：8.9×5=44.5 mm2；

贴片集成电路：77×3+72=303 mm2；贴片运算放大器：33.44×11=367.84 mm2；电 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的总面积：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面积（单面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很显然，利用双面布局布线，印制板的面积远远满足不了设计的需要。另外，印制板为圆形，元件布局时面积的利用率更低。所以仅仅利用印制板的面积来进行平面化设计，理论上不可行。

（2） 方案2：印制板上安装双列直插式厚膜电路模块

采用厚膜工艺和印制板工艺相结合的方法进行布局布线。首先将电路原理图进行合理分割，确定要利用厚膜工艺进行设计的那部分电路，剩余部分电路则布线到印制板上。用厚膜工艺的电路，在陶瓷基板上采用双面布线，组装贴片元器件，可以增大布线的面积。然而，为了和印制板结合起来，双列直插式厚膜电路模块的引出端数目需求较多，采用最多的引出脚数量，也满足不了印制板与厚膜电路电连接的需要。

若采用裸芯片元件进行布线，则必须采用金属全密封封装。由于金属外壳的存在，导致基片的面积变得更小，模块的引出端数目随之减少。另外，裸芯片的电路只能采用单面布线，这样不能满足元件放置的需要，更不可能实现布线的需求。

所以该方案也不可行。

（3） 方案3：印制板上安装2个单列直插式厚膜电路模块

由方案1和方案2得知：

（1） 必须在印制板上安装厚膜电路模块；

（2） 采用2个单列直插式厚膜电路模块，且均采用双面布线。

2个单列直插式厚膜电路模块和1个双列直插式模块进行比较，虽然引出脚数目相等，但2个单列直插式电路比1个双列直插式电路的布线面积增大了1倍。对于圆形的印制板，将2个厚膜电路模块平行放置在直径上和与直径平行的最近位置，就可以保证厚膜电路模块和印制板之间的过渡线数目最多，且高度不会超过允许高度。经验证，这样的布局达到了厚膜电路模块和印制板上电路连接的需要，而且所有元件达到合理放置。

所以，方案3是可行的。

2.2.3 电路版图设计过程[3?4]

根据印制板外形尺寸的要求，2个单列直插式厚膜电路模块的陶瓷基片分别选用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm两种，根据电路的工作原理，对2个电路原理图进行合理分割，可调元器件和大体积元件放置在印制板上，不可调部分分别放置在两个陶瓷基片上，经过合理布图，陶瓷基板上PCB图分别见图5，图6。

图5 厚膜电路1（正面和反面）

图6 厚膜电路2（正面和反面）

红色为一次导体，浅绿色为介质，深蓝色，红色为一次导体，湖蓝色为介质，为二次导体，其余颜色为厚膜电阻，紫色为二次导体，其余颜色为厚膜电阻，共有13个引出脚。共有12个引出脚。

将两个厚膜电路模块按照厚膜电路的工艺进行封装完成后，作为印制板上的两个元器件，将其与厚膜电路模块外的元件在印制板上进行布局布线设计，即可完成整个电路的版图设计，并达到了设计要求。整个产品的印制板装配图见图7。

图7中，W1～W4为电位器，X为晶振，J1和J2分别为两块单列直插式厚膜电路模块。C2为片式钽电容，U7为SO?8集成电路，R*为片电容，其余为引出脚。

图7 印制板装配图

3 结 语

在电路版图的设计过程中，充分考虑到调试的需要，将需调试的元件和体积较大的元件放置在印制板上，无需调试的小体积元件放置在厚膜电路模块里，使得仅利用印制板难以完成的布图任务因巧妙利用厚膜工艺集成而大大缩小了产品的体积，从而实现了复杂电路体积小型化的目的，而且使产品美观，调试方便。

厚膜技术从早期应用在航空航天、卫星通信等领域，发展到现在的汽车、家用电器、音响设备等工业领域，无不说明厚膜工艺技术有着很好的发展前景和实用价值。

参考文献

[1] 郑福元，周立飞，虎轩东.厚薄膜混合集成电路：设计、制造和应用[M].北京：科学出版社，1984.

[2] 吕乃康，樊百昌.厚膜混合集成电路[M].西安：西安交通大学出版社，1990.

[3] 崔玮.Protel 99 SE电路原理图与电路板设计教程[M].北京：北京海洋出版社，2007.

[4] 黄智伟.印制电路板（PCB）设计技术与实践[M].北京：中国工业出版社，2012.

[5] 潘长开，田学军，叶峰.基于SIFT算法的PCB板基准点匹配[J].现代电子技术，2012，35（12）：84?86.

[6] 王爱珍.高速数字PCB板设计中的信号完整性分析[J].现代电子技术，2009，32（1）：177?180.

简单计算一下各种元器件所占面积：贴片电阻电容：4.8×46=220.8 mm2；贴片二三极管：8.9×5=44.5 mm2；

贴片集成电路：77×3+72=303 mm2；贴片运算放大器：33.44×11=367.84 mm2；电 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的总面积：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面积（单面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很显然，利用双面布局布线，印制板的面积远远满足不了设计的需要。另外，印制板为圆形，元件布局时面积的利用率更低。所以仅仅利用印制板的面积来进行平面化设计，理论上不可行。

（2） 方案2：印制板上安装双列直插式厚膜电路模块

采用厚膜工艺和印制板工艺相结合的方法进行布局布线。首先将电路原理图进行合理分割，确定要利用厚膜工艺进行设计的那部分电路，剩余部分电路则布线到印制板上。用厚膜工艺的电路，在陶瓷基板上采用双面布线，组装贴片元器件，可以增大布线的面积。然而，为了和印制板结合起来，双列直插式厚膜电路模块的引出端数目需求较多，采用最多的引出脚数量，也满足不了印制板与厚膜电路电连接的需要。

若采用裸芯片元件进行布线，则必须采用金属全密封封装。由于金属外壳的存在，导致基片的面积变得更小，模块的引出端数目随之减少。另外，裸芯片的电路只能采用单面布线，这样不能满足元件放置的需要，更不可能实现布线的需求。

所以该方案也不可行。

（3） 方案3：印制板上安装2个单列直插式厚膜电路模块

由方案1和方案2得知：

（1） 必须在印制板上安装厚膜电路模块；

（2） 采用2个单列直插式厚膜电路模块，且均采用双面布线。

2个单列直插式厚膜电路模块和1个双列直插式模块进行比较，虽然引出脚数目相等，但2个单列直插式电路比1个双列直插式电路的布线面积增大了1倍。对于圆形的印制板，将2个厚膜电路模块平行放置在直径上和与直径平行的最近位置，就可以保证厚膜电路模块和印制板之间的过渡线数目最多，且高度不会超过允许高度。经验证，这样的布局达到了厚膜电路模块和印制板上电路连接的需要，而且所有元件达到合理放置。

所以，方案3是可行的。

2.2.3 电路版图设计过程[3?4]

根据印制板外形尺寸的要求，2个单列直插式厚膜电路模块的陶瓷基片分别选用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm两种，根据电路的工作原理，对2个电路原理图进行合理分割，可调元器件和大体积元件放置在印制板上，不可调部分分别放置在两个陶瓷基片上，经过合理布图，陶瓷基板上PCB图分别见图5，图6。

图5 厚膜电路1（正面和反面）

图6 厚膜电路2（正面和反面）

红色为一次导体，浅绿色为介质，深蓝色，红色为一次导体，湖蓝色为介质，为二次导体，其余颜色为厚膜电阻，紫色为二次导体，其余颜色为厚膜电阻，共有13个引出脚。共有12个引出脚。

将两个厚膜电路模块按照厚膜电路的工艺进行封装完成后，作为印制板上的两个元器件，将其与厚膜电路模块外的元件在印制板上进行布局布线设计，即可完成整个电路的版图设计，并达到了设计要求。整个产品的印制板装配图见图7。

图7中，W1～W4为电位器，X为晶振，J1和J2分别为两块单列直插式厚膜电路模块。C2为片式钽电容，U7为SO?8集成电路，R*为片电容，其余为引出脚。

图7 印制板装配图

3 结 语

在电路版图的设计过程中，充分考虑到调试的需要，将需调试的元件和体积较大的元件放置在印制板上，无需调试的小体积元件放置在厚膜电路模块里，使得仅利用印制板难以完成的布图任务因巧妙利用厚膜工艺集成而大大缩小了产品的体积，从而实现了复杂电路体积小型化的目的，而且使产品美观，调试方便。

厚膜技术从早期应用在航空航天、卫星通信等领域，发展到现在的汽车、家用电器、音响设备等工业领域，无不说明厚膜工艺技术有着很好的发展前景和实用价值。

参考文献

[1] 郑福元，周立飞，虎轩东.厚薄膜混合集成电路：设计、制造和应用[M].北京：科学出版社，1984.

[2] 吕乃康，樊百昌.厚膜混合集成电路[M].西安：西安交通大学出版社，1990.

[3] 崔玮.Protel 99 SE电路原理图与电路板设计教程[M].北京：北京海洋出版社，2007.

[4] 黄智伟.印制电路板（PCB）设计技术与实践[M].北京：中国工业出版社，2012.

[5] 潘长开，田学军，叶峰.基于SIFT算法的PCB板基准点匹配[J].现代电子技术，2012，35（12）：84?86.

[6] 王爱珍.高速数字PCB板设计中的信号完整性分析[J].现代电子技术，2009，32（1）：177?180.

简单计算一下各种元器件所占面积：贴片电阻电容：4.8×46=220.8 mm2；贴片二三极管：8.9×5=44.5 mm2；

贴片集成电路：77×3+72=303 mm2；贴片运算放大器：33.44×11=367.84 mm2；电 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的总面积：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面积（单面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很显然，利用双面布局布线，印制板的面积远远满足不了设计的需要。另外，印制板为圆形，元件布局时面积的利用率更低。所以仅仅利用印制板的面积来进行平面化设计，理论上不可行。

（2） 方案2：印制板上安装双列直插式厚膜电路模块

采用厚膜工艺和印制板工艺相结合的方法进行布局布线。首先将电路原理图进行合理分割，确定要利用厚膜工艺进行设计的那部分电路，剩余部分电路则布线到印制板上。用厚膜工艺的电路，在陶瓷基板上采用双面布线，组装贴片元器件，可以增大布线的面积。然而，为了和印制板结合起来，双列直插式厚膜电路模块的引出端数目需求较多，采用最多的引出脚数量，也满足不了印制板与厚膜电路电连接的需要。

若采用裸芯片元件进行布线，则必须采用金属全密封封装。由于金属外壳的存在，导致基片的面积变得更小，模块的引出端数目随之减少。另外，裸芯片的电路只能采用单面布线，这样不能满足元件放置的需要，更不可能实现布线的需求。

所以该方案也不可行。

（3） 方案3：印制板上安装2个单列直插式厚膜电路模块

由方案1和方案2得知：

（1） 必须在印制板上安装厚膜电路模块；

（2） 采用2个单列直插式厚膜电路模块，且均采用双面布线。

2个单列直插式厚膜电路模块和1个双列直插式模块进行比较，虽然引出脚数目相等，但2个单列直插式电路比1个双列直插式电路的布线面积增大了1倍。对于圆形的印制板，将2个厚膜电路模块平行放置在直径上和与直径平行的最近位置，就可以保证厚膜电路模块和印制板之间的过渡线数目最多，且高度不会超过允许高度。经验证，这样的布局达到了厚膜电路模块和印制板上电路连接的需要，而且所有元件达到合理放置。

所以，方案3是可行的。

2.2.3 电路版图设计过程[3?4]

根据印制板外形尺寸的要求，2个单列直插式厚膜电路模块的陶瓷基片分别选用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm两种，根据电路的工作原理，对2个电路原理图进行合理分割，可调元器件和大体积元件放置在印制板上，不可调部分分别放置在两个陶瓷基片上，经过合理布图，陶瓷基板上PCB图分别见图5，图6。

图5 厚膜电路1（正面和反面）

图6 厚膜电路2（正面和反面）

红色为一次导体，浅绿色为介质，深蓝色，红色为一次导体，湖蓝色为介质，为二次导体，其余颜色为厚膜电阻，紫色为二次导体，其余颜色为厚膜电阻，共有13个引出脚。共有12个引出脚。

将两个厚膜电路模块按照厚膜电路的工艺进行封装完成后，作为印制板上的两个元器件，将其与厚膜电路模块外的元件在印制板上进行布局布线设计，即可完成整个电路的版图设计，并达到了设计要求。整个产品的印制板装配图见图7。

图7中，W1～W4为电位器，X为晶振，J1和J2分别为两块单列直插式厚膜电路模块。C2为片式钽电容，U7为SO?8集成电路，R*为片电容，其余为引出脚。

图7 印制板装配图

3 结 语

在电路版图的设计过程中，充分考虑到调试的需要，将需调试的元件和体积较大的元件放置在印制板上，无需调试的小体积元件放置在厚膜电路模块里，使得仅利用印制板难以完成的布图任务因巧妙利用厚膜工艺集成而大大缩小了产品的体积，从而实现了复杂电路体积小型化的目的，而且使产品美观，调试方便。

厚膜技术从早期应用在航空航天、卫星通信等领域，发展到现在的汽车、家用电器、音响设备等工业领域，无不说明厚膜工艺技术有着很好的发展前景和实用价值。

参考文献

[1] 郑福元，周立飞，虎轩东.厚薄膜混合集成电路：设计、制造和应用[M].北京：科学出版社，1984.

[2] 吕乃康，樊百昌.厚膜混合集成电路[M].西安：西安交通大学出版社，1990.

[3] 崔玮.Protel 99 SE电路原理图与电路板设计教程[M].北京：北京海洋出版社，2007.

[4] 黄智伟.印制电路板（PCB）设计技术与实践[M].北京：中国工业出版社，2012.

[5] 潘长开，田学军，叶峰.基于SIFT算法的PCB板基准点匹配[J].现代电子技术，2012，35（12）：84?86.

[6] 王爱珍.高速数字PCB板设计中的信号完整性分析[J].现代电子技术，2009，32（1）：177?180.