分立IGBT的封装技术研究

刘 驯，姚小铭

（华汕电子器件有限公司，广东 汕头 515041）

1 引言

IGBT产品分为单个器件封装的分立IGBT和多器件封装的IGBT模块。对于IGBT模块的封装，是采用多个IGBT/FRD芯片粘接在特定设计的镀镍金属层的陶瓷基板上，再通过专用设备将铝线键合并将芯片间和引脚连接；而分立IGBT器件的封装，是采用标准的半导体器件封装外形，如TO-3P/F、TO-247、TO-264等，用通用器件生产设备和相似的工艺流程进行生产。但IGBT相比通用的双极型或者MOSFET器件而言，需承受的电流密度更大、电压更高，功率也更大，对可靠性要求更高，所以对封装材料的要求更加苛刻，对工艺参数的控制要求更高，需要研制一套适应于在通用MOSFET生产设备上实现大批量生产的工艺技术。本文通过在这些通用封装设备上进行分立IGBT封装试生产过程的工艺研究，特别是在关键工艺过程如装片、焊接方面对参数的设定和对封装质量影响等问题的分析和研究，以确定能适应于大批量封装生产的IGBT封装技术。

2 IGBT封装外形图和符号

分立IGBT符号和封装外形图如图1、图2。

其基本封装结构采用的是一颗IGBT芯片和一颗快恢复二极管芯片（FRD）组装在一个封装体中，实现两只并联芯片的组合，使其有效发挥芯片最佳性能状态就成为封装考虑的主要问题。由于IGBT的芯片结构是从MOSFET发展而来，其封装特点、工艺要求有着与MOSFET相似的技术要求，而快恢复二极管则属于传统双极型器件，其装配工艺与双极型器件类似，但快恢复二极管芯片工作中需要能承受瞬间浪涌电流的能力，故在器件装配上也需要考虑是否能满足该性能。所以，在芯片的装配上确定IGBT和FRD的最佳工艺条件成为封装生产的关键环节。

图1 分立IGBT符号

图2 IGBT的封装外形图

3 封装工艺研究

3.1 芯片切割的工艺影响

目前NPT 型IGBT芯片典型厚度为160～180 μm，而一般高电压的MOSFET芯片厚度在280～350 μm，所以不宜直接采用MOSFET的芯片切割工艺条件来切割IGBT圆片。由于IGBT芯片面积都比较大，芯片较薄，在后道装配的圆片切割环节成为影响器件质量的一个难点。切割的质量除与通常的影响因素如刀片的型号、采用的蓝膜规格和划片机主轴的稳定性有关外，也与所采用的工艺参数密切相关。按通常的工艺参数设定条件时，非常容易造成芯片边缘崩缺、裂痕和裂片等缺陷。优化切割的工艺参数，是确保芯片性能良好的关键。根据反复的试验，发现控制芯片边缘崩缺，在工艺参数方面的主要因素在于控制好切割速度的范围，另外，需要观察切刀留在胶膜上的切痕情况，并控制好切痕深度，这样，使芯片的边缘切痕基本整齐，消除锯齿状缺陷。对于180μm左右的IGBT芯片，在A-WD-250S自动划片机的切割速度控制在50～80 mm/s，切割转速控制在35 000 rpm左右，能够使芯片间的划痕宽度＜0.03 mm且边缘比较平滑，如图3。

图3 芯片锯痕图片

3.2 装片工艺分析

分立IGBT器件封装是将两颗不同型号的芯片（1颗IGBT芯片和1颗快恢复二极管FRD芯片）封装为一体（如图4），其中IGBT芯片厚度较薄，FRD芯片则厚一些，一般在300 μm左右，所以IGBT的装配在装片环节，对两颗芯片的焊料量和芯片安装高度等都需分开进行控制。

图4 分立IGBT的实际装片图

因需要装片的两颗芯片为不同的型号（IGBT和FRD），无法在通常的装片机上一次性进行装片，所以需要进行两次装片步骤，每次装不同的芯片。但在第二次装片时，会出现一定比例的装片不良情况，即第二次上的芯片下面部分锡量（焊料）不足，甚至严重缺锡。仔细观察装片过程，发现在第二次装片时，由于所采用的粘片材料的焊料锡铅合金成分和第一次装片用的焊料是相同的材料，所以在进行第二次装片时，对于第一次已装片的芯片下面的焊料也已处于熔点状态，这时如果点第二次焊料时的焊点区与第一次装片的焊点区距离太近时，由于表面张力的作用，会将所点的焊料吸到第一颗芯片下，造成第二颗芯片下面缺焊料或者无焊料，从而导致装片不良或者不能装片，而第一颗芯片下面则由于吸附过多的焊料容易造成锡层过厚和倾斜的缺陷。参见图5和图6。

解决方法：

（1）减少两次装片的点锡量，以减少芯片四周锡的溢出量；

（2）尽量把两颗芯片的装片位置左右拉开，以防止第二次点的焊料与第一次融合，从而预防上述缺陷的出现。

（3）考虑二次装片所采用的粘接材料为两种不同熔点的焊料，对第二次装片采用熔点温度较低的焊料，这样在工艺上可以采用相对较低温度的条件，以低于第一次装片的焊料熔点温度，可以有效降低两个锡点相互流动的机会。但这种工艺方法只适应于芯片较大、比较难以将两颗芯片位置拉得很开的情形，由于采用低温焊料对工艺条件一致性要求较高，对装片的效率有一定的影响，故需要加以综合考虑是否采用该方法。

图5 装片良品图形

图6 装片不良图形

3.3 楔焊（键合）及参数优化

引线键合主要考虑两种芯片的不同工艺要求，应采用不同的焊接条件。IGBT器件需要达到大电流、高耐压的要求，焊接采用多条粗铝丝来互连，粗铝丝键合方面（尤其是用于IGBT等器件在Φ381 μm以上的粗铝线键合），关键要考虑对芯片的物理/机械损伤问题。铝线越粗，键合所需功率、压力就越大，越容易造成芯片物理/机械损伤。IGBT等芯片表层铝厚度通常为1～2 μm，铝层下面是栅极结构，但芯片整体结构比MOSFET更薄，键合工艺比MOSFET键合工艺更加严格，其功率、压力调整得过大或过小，都将直接造成芯片损伤或者键合虚焊的出现。

据此，对键合损伤、虚焊等缺陷问题进行了分析和改善研究，并从采用的铝丝材质和键合工艺两方面结合来制定出最佳的工艺条件。

3.3.1 铝丝材质

通常键合采用粗高纯铝丝，即Al成分在99.99%以上的铝丝。铝丝机械性能指标主要关注断裂负荷和延伸率。

以Φ508 μm粗的铝丝为例，因铝丝在退火热处理温度-时间的不同，使得相应的断裂负荷也存在差异。同种测试条件下，断裂负荷越小，表示所对应的铝丝也越软。表1为某供应商Φ508 μm纯铝丝的三组不同型号样品的参数对比。

表1 Φ508 μm纯铝丝三组不同型号样品的参数对比

（1）焊接效果比较

焊接过程我们首先关注的是损伤情况。取以上三种铝丝进行试验对比，发现其他作业条件不变，铝丝越软，键合过程中芯片受到的损伤程度越小，对比结果如图7所示。

（2）焊接强度比较

取同一尺寸规格、不同断裂负荷的Φ508 μm 粗铝丝，其他作业条件不变，对比焊接后的铝丝拉力情况。拉力测试设备采用瑞士的XYZTEC测试仪。

表2为三种不同断裂负荷Φ508 μm 的铝丝拉力测试情况。

可见，越低的B/L，其拉力数据越好。对比拉掉焊球以后所观察到焊球与芯片铝层的结合面积的大小，也发现较低的B/L其焊球接触面积也更大，接触面面积的增加，可以有效减小铝丝与芯片间的接触电阻。

图7 相同直径、不同型号铝丝的键合损伤情况对比

通过以上对比结果，发现越软的铝丝，焊接后的结合稳定性越好。但考虑铝丝供应商的工艺水平，太软的铝丝在断裂负荷、延伸率的指标无法达到一致性和稳定性要求，对键合质量一致性反而不利，综合考虑，确定用于IGBT生产的粗铝丝按表3要求较合适。

3.3.2 键合工艺

以某OEM厂家的20N120A芯片为试验品种，其E极采用3条Φ381 μm粗铝丝进行键合，试验采用的铝丝规格如表4，施加在芯片的初始工艺条件如表5。

表2 三种规格铝丝的拉力测试结果

表3 IGBT键合采用的铝丝规格标准

表4 试验采用的铝线规格

试验过程为：

（1）力保持不变，逐步减少功率（每次50 mW），直至焊不上线。当功率低至 600/650 mW时，焊不上线；

（2）功率保持不变，逐步减少力（每次50 g），直至焊不上线。当力低至350/400 g时，最内侧一线出现焊不上线；

（3）按照如上确定的最小工艺条件，力上调30 g递增，功率上调50 mW递增，制定出8组不同的焊接方案，然后进行拉力测试及对应的CPK评价，如表6所示。

表5 键合试验的初始工艺条件（芯片）

表6 8组试验方案的测试结果

根据上述试验测试数据结果，并结合实际焊接过程的效果，我们确立第3组方案为该软铝线的最小焊接工艺条件：焊接压力400/450 g，焊接功率700/750 mW，焊接时间30/120 ms。

（4）按照（3）确立的焊接工艺条件，进行进一步的正交试验设计（DOE），调整焊接时间，并加大试验样本量，结果如表7。对比以上8组的试验结果，确立第5组为较理想的焊接工艺。

（5）后续，按照如上步骤、方法，对器件所搭配的快恢复二极管（FRD）芯片的焊接工艺，也进行试验确定出较理想的工艺条件，主要考虑两只芯片的厚度不同存在焊头下降的高度差异，并且芯片表面铝层性质也有所不同，所以通过类似的试验步骤确定出较佳的工艺参数条件。最后再增加推球（ball shear）与弹坑试验的考核，进一步优化焊接工艺，并流通至后续测试环节，验证实际测试良率。

表7 工艺DOE试验结果

3.4 键合异常问题的解决

3.4.1 焊接时铝层剥落异常

图8 键合区铝层剥落

如图8所示，焊接过程中芯片铝层直接被剥离，使键合点脱离芯片表面，调小功率、压力的第1焊点/第2焊点参数均无法解决此异常。后续调试过程中，发现保持功率不变，适当调大第1焊点/第2焊点压力参数后，该异常得到明显改善。

图9 楔焊键合点形变情况

在焊接初始环节，劈刀施加的焊点起始压力将铝丝压紧，铝丝轻微产生塑性形变，如图9(a)，在接下来的劈刀超声振荡过程中，铝丝形变加剧（铝丝变扁），如图9(b)，使得铝焊球与劈刀之间产生一定间隙，接触面积减小，超声波传递产生瞬间阶梯性衰减，从而导致铝层剥离，甚至造成芯片内部结构损伤。而适当调大焊点起始/终止压力，能减少铝丝键合点的变形度，则可改善此过程产生的超声波传递衰减，见图9(c)。所以焊接压力参数不是越小越好。

3.4.2 边角压伤问题

因IGBT和FRD芯片的装片需要拉开距离，而芯片尺寸又较大，往往离载芯板边缘很近，在焊接时很容易被压爪压伤芯片边角，造成崩缺，如图10。为避免出现该缺陷，须从两方面入手加以解决：

（1）重新制作压爪，缩小尺寸并调整压爪位置，以腾出更多的可焊接区域空间；

（2）将IGBT的装片位置在可能的情况下尽量往下调一些，以避开压爪区域。

图10 芯片被压伤图形

3.4.3 键合错位问题

在实际的批量生产过程中，会随机出现一定比例的键合错位和焊不上线的情况，在调整设备识别状态改善过程中，发现其主要原因为IGBT和FRD的两次装片步骤使得芯片下面的焊料容易厚薄不均，使芯片平面出现倾斜，而IGBT和FRD的芯片厚度差也较大（约100 μm以上），所以使得两颗芯片在焊接机器中的反光度差异较大，影响了机器的识别，从而造成键合错位或脱键的情况。为解决该问题，一方面要从装片工艺调整入手，精确控制两次装片焊料的锡量和两次装片的温度范围，确保两颗芯片的锡层厚度的一致性和表面的平整度，另一方面，通过调整焊接机的灯光角度和参数，扩大摄像的识别范围，同时调整两颗芯片的焊接高度，以减少键合错位或脱键的出现，使问题得以解决。

4 结束语

分立IGBT器件的封装工艺与功率MOSFET的封装工艺类似，但要求更严格，本文通过对封装的关键工艺如划片、装片、焊接等环节的工艺参数条件进行优化，从材料、工艺、焊接方法等方面着手，确定出应用于大批量生产的分立IGBT器件的生产工艺，并通过试验分析解决实际生产所出现的技术问题。该工艺技术已成功地应用于分立IGBT器件的大批量生产，保证了产品的可靠性，取得了很好的生产效益，赢得了客户的认可。

[1] 裴素华. 半导体物理与器件[M].北京：机械工业出版社，2008.

[2] 覃荣震，张泉. 大功率IGBT模块封装中的超声引线键合技术[J].大功率变流技术，2011（2）：22-25.

[3] 唐穗生. 功率MOSFET的封装失效分析[J]. 电子元器件应用，2008（1）：78-80.