AWGN信号生成器的硬件实现＊

晏光华 袁林锋 黄 波 张术新

（1.海司信息化部 北京 100841）（2.武汉船舶通信研究所 武汉 430079）

1 引言

为了研究无线信道传播特性和常用的信道建模方法，并且分析各种信道模型的适用范围与局限性，需要使用高级信道仿真仪或信道硬件实时仿真器等仪表分析模型的可用性以及可以达到的系统性能[1]。信道对信号的影响除了乘性干扰外，还有加性干扰。通信系统中的加性噪声通常是一种高斯白噪声。这种加性高斯白噪声（AWGN）信号虽然独立于有用信号，但它却始终干扰有用信号，因此不可避免地对通信造成危害，特别是移动信道。因此，产生覆盖全频段的AWGN信号用于分析无线系统抵抗这种加性干扰的能力显得尤其重要[2]。

2 AWGN信号生成器的数学模型

高斯白噪声服从正态分布，其概率密度函数：

式（1）中，α及δ是其均值和方差。Box－Muller方法是目前一种常用的计算机仿真方案，通过两个在[0，1]上均匀分布的随机变量x1和x2来产生高斯白噪序列n[3]：

在硬件电路实现中，考虑到电路规模和数据随机性，首先由量化版的Box－Muller方法产生一个十分近似的高斯分布；然后将多个准高斯分布的序列进行累加，根据“中心极限定理”[4～5]可知累加后的序列十分近似符合高斯分布。

为实现这一目的，先将[0，1]递归等分为1／16，根据精度需要进行K次递归处理，每次递归的16个采样点作为函数f（x）的变量用以近似F（r，s），具体操作采用公式：

用F（r，s）来近似f（x1），其中m表示精确到小数点后的位数，r依次取1～K，表示段数，s依次取1～15，表示子段的序号，δ为采样的相对位置。这样得到的F（r，s）序列有2＋m位，其中2位整数，m位小数。注意每个子段的第一个值取0是基于硬件实现上的考虑。

x2的近似与x1不同，不同处在于只将[0，1／4]简单的等分为256个子段：

其中为一个8bit的随机数，m′和δ′的含义与m和δ的相同。自然G（s′）用来近似g（x2）。参照式（4）进行高斯信号的合成：

式（7）中，B表示小数点后所取的位数，指示最后生成高斯白噪声的精度。Sign为1bit的随机变量，目的是对p（r，s，s’）进行符号补偿。为了消除取数的不随机带来准AWGN变量n的波动，将每“A”次的结果累加后作为最后的服从高斯分布的AWGN信号，而且改变“A”的值也可以改变信号的能量[6]。

3 AWGN信号生成器性能分析

首先根据式（2）、（3）和（4）生成具有理想高斯分布的序列，观察序列的值和概率密度函数PDF。在综合考虑采样点数和Matlab程序的运行效率[8]后，本次的数据分析样本数定为184320点。然后按照式（5）、（6）、（7）和（8），产生184320个准AWGN采样点。综合考虑电路规模和数据的精度，参数设定如表1所示：

表1 AWGN参数设置

图1是理想AWGN序列与硬件模拟出来的AWGN的的比较，图2是两者的直方图比较，其中直方图是概率密度函数PDF的近似求法[7]。可以直观看出模拟生成的近似AWGN与理想的AWGN极其相似。其实所谓的理想AWGN是不存在的，它也是用计算机模拟的，只不过可以不考虑模拟的效率，不需要考虑实时性，采用软件模拟相对于硬件实时来说要更加接近于实际情况而已。

图1 AWGN理想序列与模拟序列

图2 AWGN理想序列与模拟序列的直方图

接着对准AWGN序列进行定量分析，以判断序列是否服从N（0，1）。分析可知，模拟的AWGN序列虽然不是完全的符合N（0，1）但是也极其接近：均值0.0014，方差0.48。

4 加性高斯白噪声（AWGN）生成单元

本单元功能是实时产生加性高斯白噪声，整个电路由LFSR（线性移位反馈寄存器）单元电路、ROM单元电路、数据处理单元组成。如图3所示，LFSR用于产生29bit地址，分别送给不同的ROM存储器，并且最大程度保证这29位、6组地址的相关系数接近零；ROM用于生成各种函数，即以查找表[9]的形式根据不同参数生成不同的函数值，From存储对应于式（2）的函数值、Grom存储对应式（3）的函数值。“线性移位反馈寄存器”和“ROM单元电路”这两部分确定AWGN的逼真度；“数据处理单元”的作用这是根据需要确定AWGN的功率、精度等参数。

图3 AWGN生成单元

图中（1.7bit）表示1位整数，7位小数，其余的表示含义相同，最后的14bit整数8bit，小数6bit，由于满量程的信号位14bit的纯小数，所以该噪声在使用过程中要对噪声作64倍（2的6次方）放大，之后作为纯小数参与数据处理。如此一来使得噪声的精度只有6bit，这是由整个系统的算法决定的，况且也已经满足了要求。4bit的增益控制信号Gain，可以实时模拟十六种不同噪声功率的AWGN信号发生器。

5 结语

AWGN的硬件实现电路复杂程度不是很高，考虑现在有足够大的FPGA资源，使用“面积换速度”[10]的策略合并输出，且可以降低工作主频。该模块使用一片ALTERA公司出品的FPGA芯片EP20K1500E实现，并已经成功应用于某小型无线信道仿真设备里。

[1]原进红，匡镜明.移动无线信道的模拟与应用[J].北京理工大学学报，1994，14（3）：299－304.

[2]Tero Ojanpera，Ramjee Prasad.Wideband CDMA for third generation mobile communications[M].Norwood：Artech House Publishers，2000.151－152.

[3]Donald E.Knuth.The Art of computer programming[M].Massachusetts：Addison－Wesley，1998：177－180.

[4]Alfred Renyi.Probability Theory[M].New York：Dover Pub－lications Inc.，2007：77－79.

[5]John Proakis，Massoud Salehi.Digital Communications[M].New York：McGraw Hill Higher Education，2007：41－42.

[6]Jean Danger，Adel Ghazel，Emmanuel Boutillon.Efficient FPGA Implementation of Gaussian Noise Generation for Communication Channel Emulation[C].Jounieh：The 7th IEEE International Conference on Electronics，Circuits and Systems，2000：366－369.

[7]Ghazel，A.Design and performance analysis of a high speed AWGN communication channel emulator[C].Victoria：IEEE Pacific Rim Conference on Communications，Computers and signal Processing，2001：50－52.

[8]Lee，D.－U.A hardware Gaussian noise generator using the Box－Muller method and its error analysis[J].IEEE Transactions on Computers，2006，55（6）：659－671.

[9]Douglas J Smith.HDL Chip Design（A practical guide for designing，synthesizing and simulating ASICs and FPGAs using VHDL or Verilog）[M].Madison：Doone publications，1996：347－348.

[10]Donald E.Thomas，Philip R.Moorby.The Verilog？Hardware Description Language[M].New York：Springer，2002：87－89.