DAB射频接收机中的高性能电荷泵设计

唐 路 王志功 朱存良 徐 建 俞 菲

(1东南大学射频与光电集成电路研究所，南京 210096)

(2东南大学信息科学与工程学院，南京 210096)

DAB射频接收机中的高性能电荷泵设计

唐 路1，2王志功1，2朱存良1徐 建1，2俞 菲2

(1东南大学射频与光电集成电路研究所，南京 210096)

(2东南大学信息科学与工程学院，南京 210096)

实现了一种用于DAB数字广播射频接收机的改进型电荷泵电路.电路核心部分采用带有运算放大器的改进型的共源共栅极电流镜结构实现，以改善电荷泵的电流匹配度.电荷泵中的带隙基准源采用自偏置宽摆幅电流镜结构以增加输出电压的范围.电荷泵中的运算放大器采用叠式共源共栅极结构以获得更大的输入共模范围与更高的增益.芯片采用0.18 μm CMOS工艺实现.测试结果显示，电荷泵的电流为0.3 mA.电流失配率在0.3～1.6 V输出电压范围内小于1%.在1.8 V供电电压下，芯片功耗约为4 mW.实验结果显示，所设计的电路结构实现了充放电电流的匹配，且功耗较低.

电荷泵;锁相环;电流失配;运算放大器

目前模拟广播正在逐步实现数字化，数字音频广播(DAB)是最主要的数字广播标准之一，其标准的工作频段包括Ⅲ波段(174～240 MHz)和L波段(1 452～1 492 MHz)［1］.DAB 射频接收机中关键电路的设计对于模拟广播的数字化具有重要的意义.

在DAB射频接收机中，本振信号通常是由锁相环(PLL)频率合成器产生的.电荷泵作为PLL的关键部分，其性能对于整个系统性能具有重要的影响［2］.在频率合成器中，参考信号由于频率调制作用在压控振荡器输出信号中会产生参考杂散，造成输出信号频谱不纯.而系统受频率调制干扰的程度主要由电荷泵非理想效应决定［3］.因此在设计电荷泵电路时，应注意抑制其非理想效应［4］.

本文在经典源极开关型电荷泵电路的基础上，提出了一种基于改进型共源共栅极结构的用于DAB射频接收机的高性能电荷泵电路，并采用0.18 μm CMOS 工艺实现了该电路.

1 电路原理

图1为DAB射频接收机中的锁相环型频率合成器的系统结构，其中电荷泵的作用是将鉴频鉴相器(PFD)输出的信号转化为稳定的模拟电压，用于控制压控振荡器(VCO)的输出频率［5］.

图1 锁相环型频率合成器的结构

电荷泵的基本模型如图2所示.在锁相环型频率合成器中，鉴频鉴相器与电荷泵的总增益为IP/(2π)，其中IP为电荷泵充放电的电流值［6］.电荷泵将鉴频鉴相器的2个输出信号up与down合并为一个输出信号out以驱动低通滤波器.滤波器将电荷泵输出电流积分成压控振荡器(VCO)的输出电压，该积分电压直接影响电荷泵的输出电压.为增加VCO的调谐范围，电荷泵的输出电压摆幅应尽可能大.在相同的频率调节范围内，增加输出电压范围可降低电路对噪声的敏感度，但同时会增加电荷泵设计难度.

图2 电荷泵的基本模型

电流失配是电荷泵非理想效应之一.在传统的电荷泵电路中，当信号up和down开启和关闭，电流注入环路滤波器时，由于器件失配及沟道长度调制等效应，电流Iup和Idown不可避免地存在失配状况，而且随着输出电压不同失配状况也不相同，因此会造成压控振荡器控制电压产生周期性纹波.在设计电荷泵电路时，另一个应抑制的非理想效应是电荷泄漏.电荷泄漏是由电荷泵本身或其他在片元器件或电路造成的.

电荷泵输出电流包括2部分:① 大小正比于相位差的直流分量;②由参考频率的各次谐波构成的交流分量.当相位差为零时，电荷泵输出的直流分量和交流分量均为零，这正是理想电荷泵锁相环锁定后的状态.然而在实际的电荷泵锁相环中，电荷泵存在电流失配、漏电流和时间失配等非理想因素，导致锁相环锁定后存在一定的相差，从而使得锁相环的输出信号中存在杂散.综上所述，由电流失配、漏电流和时间失配等电荷泵中的各种非理想效应所产生的相位误差为

式中，ICP为电荷泵的电流;Δton为鉴频鉴相器开通时间;Ileak为泄漏电流;Δi为充放电流偏差;Tref为输入参考时钟周期.通过改进电荷泵电路提高电流的匹配状况，或者减少开启时间，都可以在很大程度上降低总的参考杂散，从而改善整个锁相环路的噪声性能［7］.

其他造成参考杂散的原因还包括PFD开关控制信号时间失配等，但与上述原因相比较，其影响基本上可不需考虑.由于电荷泄漏主要是由工艺器件的物理特性造成的，因此电荷泵电路设计应加强电流匹配并减少电荷共享.

2 电路设计

为了克服电荷泵的各种非理性效应，在电荷泵的电路设计中应采用合理的结构.图3中的电荷泵称为源极开关型电荷泵［8］.其中，开关管M4与M1分别直接与电源和地连接，避免了漏极电荷泵的电荷共享和电荷分配的影响.同时，开关管与其他晶体管并联，有效地提高了开关速度，并且镜像电流偏置也不受到开关时间常数的影响.此外，该电路还采用了增益自举方式来提高电流源的输出电阻.该结构能够实现更有效的充放电电流匹配，并适合低电压情况.源极开关型电荷泵对电荷共享、电荷注入效应有抑制作用，因此被广泛使用.但在该电路结构中，与NMOS和PMOS的跨导及输出电阻等工艺参数不同，若两者输出电阻的增加程度不完全相同，将导致电流失配.

图3 源极开关型电荷泵电路

本设计中的电荷泵电路采用了带有运算放大器的改进型共源共栅极结构，电路结构如图4所示.由图可知，本文所设计的电荷泵电路的输入信号为 up和 down，输出信号为VOUT.信号 up和down是由PFD输出的2路信号经过缓冲电路后得到的.其中up信号控制P型开关管 M10，down信号控制N型开关管M14，2个开关管都没有直接和负载连接，以避免电荷共享.它们的栅极长度被设为最小以减小时钟馈通.

图4 改进型电荷泵电路

为了保证充放电电流的完全匹配，电路中引入一条参考电流的复制支路.各晶体管的尺寸满足如下关系:M9，M14，M19尺寸相同;M8，M13，M18尺寸相同;M7，M12，M17尺寸相同;M11，M16尺寸相同;M10，M15尺寸相同.有3种因素会使该复制支路产生非理想情况:沟道长度调制效应、2个晶体管间存在的阈值偏差、非理想的几何图形匹配.对于沟道长度调制效应，应当保证相同的漏-源电压和高的输出电压，并使用较大尺寸的晶体管，以减小其影响.因此除开关管之外，其余晶体管的栅极长度都尽量避免被设为最小值，尤其是共源共栅极结构中的器件，这样可以有效地避免由于沟道调制效应引起的电流偏差.利用共源共栅极电流镜的结构，能够实现I3=Iref=I4.在由晶体管 M15，M16，M17，M18，M19所构成的支路中，开关管M19和M15始终处于导通状态，能够得到I2=Iref=I4，从而实现了对参考电流的精确复制.当开关管M10开启时，电荷泵电路向负载充电.这时M10，M11所在支路和 M15，M16所在支路的状态完全相同.因此，得到I1=I2=I4.同理，在放电的状态下可以得到表达式I2=I4=I3.从而确保了I1=I3，即电荷泵的充放电电流得到很好的匹配.为了提高系统的稳定性，运算放大器的正信号输入点和信号输出点间并联了电容C1，以保证可靠的相位裕度.

电荷泵的带隙基准源由晶体管M1，M2，M3，M4，M5构成.该带隙基准源的设计采用了自偏置宽摆幅的管联电流镜结构.M1的栅极不直接连接M3的源极，从而使得M3的源极电压不包含M1开启电压分量.这样可使得所有晶体管饱和工作的输出电压的最小值仅为2Von，从而增加了后级滤波器输出电压的范围.此外，设计中适当增加了带隙基准源中晶体管的尺寸，从而降低了沟道调制效应，并提高了电流匹配特性，使输出电流更加平坦［9］.

电荷泵电路中，运算放大器的主要作用是实现充放电电流的精确一致，并避免电荷共享等问题.同时，为了使电荷泵中作为复制电流的支路节点电压与电荷泵输出点电压保持一致，运放需要足够的输入范围以确保电荷泵输出电压匹配范围.本设计中电荷泵中的运算放大器采用了叠式共源共栅极结构，该结构具有较大的输入共模范围以及更高的增益［10］.其电路结构如图5所示.该运算放大器中几个重要节点的偏置电压由片内偏置电路产生.其中晶体管M21和M22采用了二极管接法，产生偏置电压Vb3和Vb2.晶体管M17与M18构成了共源共栅极支路，可有效提高电源抑制比，使得所产生的偏置电压在电源变化时基本保持恒定，保障电路工作正常.采用同样的方法可以产生偏置电压Vb1和Vb4.

可求得该运放的增益与输出电阻分别为

图5 电荷泵中的运算放大器电路

式中，gM1为晶体管M1的跨导;gM9为晶体管M9的跨导;gbM9为晶体管M9漏极与衬底间的跨导;rdsM9为晶体管M9源极与漏极间电阻;rdsM3为晶体管M3源极与漏极间电阻;rdsM8为晶体管M8源极与漏极间电阻;gM10为晶体管M10的跨导;gbM10为晶体管M10源极与衬底间的跨导;rdsM10为晶体管M10源极与漏极间电阻.

图5中运放电路的相频特性的开环仿真结果如图6所示，其中运放的增益为70 dB，表明所设计的运放已经具有较高的增益.

图6 运算放大器电路的频率特性仿真曲线

运放的共模抑制比仿真结果如图7所示.运放的共模抑制比达62 dB，表明输出点电压受输入点信号变化的影响较小.

图7 运算放大器的共模抑制比仿真曲线

由图6、图7可知，所设计的运放在低频段可提供较大的增益，并且保持了较为稳定的输出电压，并对电荷泵的直流电压进行了有效钳制，因而此设计满足电荷泵电路对增益和稳定性的要求.

图8为在不同工艺角下电荷泵的充放电电流仿真结果.由图可知在0.3～1.6 V电压范围内，电流在0.3 mA左右，充放电电流失配小于 0.5% .

图8 电荷泵充放电电流仿真曲线

3 实验结果

电荷泵电路采用0.18 μm CMOS工艺实现，芯片的显微照片如图9所示.

图9 芯片照片

电荷泵的测试采用在晶圆测试，所获得的充放电电流匹配特性曲线如图10所示.测试结果表明，电源电压为1.8 V时，充放电平均电流为0.3 mA，电路的输出电压范围在0.3～1.6 V内时电流失配率小于1%，功耗约为4 mW.与文献［11］中结果相比，本文的电流失配率更小.

图10 电荷泵充放电电流测试结果

4 结语

本文设计了一种基于CMOS工艺的具有高充放电电流匹配度与低功耗的高性能电荷泵电路.电荷泵电路采用了带有运算放大器的改进型共源共栅极结构实现.其中带隙基准源的设计采用了自偏置宽摆幅的管联电流镜结构;运算放大器采用了具有较大输入共模范围及更高增益的叠式共源共栅极结构.测试结果表明，上述各项措施有效地降低了电荷泵电路的非理性特性，提高了电荷泵的充放电电流匹配度.该电荷泵可用于实现DAB数字广播射频接收机的设计.

［1］周建政，王志功，李莉，等.DRM 接收机射频前端芯片的频率规划设计［J］.高技术通讯，2008，18(5):480-486.

Zhou Jianzheng，Wang Zhigong，Li Li，et al.Frequency planning of RF front-end for DRM receivers［J］.Chinese High Technology Letters，2008，18(5):480-486.(in Chinese)

［2］ Musa A，Murakami R，Sato T，et al.A low phase noise quadrature injection locked frequency synthesizer for MM-wave applications［J］.IEEE Journal of Solid-State Circuits，2011，46(11):2635-2649.

［3］ Hwang M S，Kim J，Jeong D K.Reduction of pump current mismatch in charge-pump PLL［J］.Electronics Letters，2009，45(3):135-136.

［4］ Yin Xizhen，Xiao Shimao，Jin Yuhua，et al.A constant loop bandwidth fractional-Nfrequency synthesizer for GNSS receivers［J］.Journal of Semiconductors，2012，33(4):045007.

［5］ Tang Lu，Wang Zhigong，Xue Hong，et al.A low-jitter RF PLL frequency synthesizer with high-speed mixed-signal down-scaling circuits［J］.Journal of Semiconductors，2010，31(5):055008.

［6］ Gardner F M.Charge-pump phase-lock loops［J］.IEEE Transactions on Communications，1980，28(11):1849-1858

［7］ Rhee W.Design of high performance CMOS charge pumps in phase-locked-loops［C］//Proceedings of the1999IEEE International Symposium on Circuits and Systems VLSI.Orlando，FL，USA，1999，2:545-548.

［8］ Huang Q T，Rogenmoser R.Speed optimization of edge-triggered CMOS circuits for gigahertz singlephase clocks［J］.IEEE Journal of Solid-State Circuits，1996，31(3):456-465.

［9］ Wang C C，Wu J C.Efficiency improvement in charge pump circuits［J］.IEEE Journal of Solid-State Circuits，1997，32(6):852-860.

［10］Johns D，Martin K.Analog integrated circuit design［M］.New York:John Wiley＆ Sons，1997:266-273.

［11］薛红，李智群，王志功，等.低杂散锁相环中的电荷泵设计［J］.半导体学报，2007，28(12):1988-1992.

Xue Hong，Li Zhiqun，Wang Zhigong，et al.A charge pump design for low-spur PLL［J］.Chinese Journal of Semiconductors，2007，28(12):1988-1992.(in Chinese)

Design of high performance charge pump for DAB RF tuner

Tang Lu1，2Wang Zhigong1，2Zhu Cunliang1Xu Jian1，2Yu Fei2

(1Institute of RF-＆ OE-ICs，Southeast University，Nanjing 210096，China)
(2School of Information Science and Engineering，Southeast University，Nanjing 210096，China)

A type of improved charge pump for digital audio broadcasting(DAB)radio frequency(RF)tuner is realized.An improved cascode current mirror with operational amplifier is used to enable the charge pump current to be well matched in the core part of the proposed circuit.The self-biasing wide-swing current mirror is adopted in the band-gap of the proposed charge pump to offer a wider range output voltage.The folded operational amplifier in the circuit is realized with folded cascode topology for wider common-mode input range and higher gain.The chip is realized in 0.18 μm complementary metal oxide semiconductor(CMOS)process.Measurement results show that the charge pump current is 0.3 mA.The measured current mismatching can be less than 1%in the output voltage range of 0.3 to 1.6 V.The power consumption is 4 mW under a 1.8 V supply voltage.The experimental results show that the proposed topology structure has realized the match of the charge and discharge current and the lower power consumption.

charge pump;phase-locked loop;current mismatch;operational amplifier

TN432

A

1001－0505(2012)06-1047-05

10.3969/j.issn.1001 －0505.2012.06.005

2012-03-17.

唐路(1980—)，男，博士，讲师，lutang2k@seu.edu.cn.

国家自然科学基金资助项目(61106024，61201176)、教育部高等学校博士学科点专项科研基金资助项目(20090092120012)、东南大学科技研究计划资助项目(KJ2010402).

唐路，王志功，朱存良，等.DAB射频接收机中的高性能电荷泵设计［J］.东南大学学报:自然科学版，2012，42(6):1047-1051.［doi:10.3969/j.issn.1001 －0505.2012.06.005］