RF LDMOS功率器件关键参数仿真

2012-07-02陈慧蓉顾爱军

电子与封装 2012年8期

陈慧蓉，顾爱军，徐政

（中国电子科技集团公司第58研究所，江苏无锡 214035）

1 引言[1]

为解决传统MOS功率器件击穿电压与工作电流之间的矛盾，1969年Y.Tarui提出了LDMOS器件结构，直到20世纪90年代，LDMOS器件基本作为开关器件用于电源及电机控制等领域。20世纪90年代，随着移动通讯的发展，移动基站对射频功率器件的性能提出了新的要求，MOTOROLA公司投入巨资进行射频线性LDMOS功率器件的研发，LDMOS才真正作为射频功率器件出现并一举击败硅双极及GaAs功率器件，占据移动基站用线性射频功率器件90%以上的市场份额。现在LDMOS射频功率器件输出功率已经达到kW级，增益、效率及可靠性都有了显著的提升，随着LDMOS射频功率器件设计和加工技术越来越成熟以及可靠性的不断提高，LDMOS又在向脉冲大功率应用领域发展，适合雷达脉冲使用的LDMOS新产品也在不断被推向市场，国内外对LDMOS器件在雷达系统上应用也进行了大量的研究。

2 主要参数[2]

RF MOS功率器件的主要参数包括击穿电压、截止频率和导通电阻。

2.1 击穿电压

击穿特性主要表现在源漏结的击穿电压和栅氧击穿电压。

源漏通常用高掺杂以减小电阻，因而源漏结的击穿电压主要取决于轻掺杂材料的杂质浓度和集中程度。掺杂浓度越低，击穿电压越高；结的曲率半径rj越大，击穿电压越高。用扩散或注入形成的矩形源漏区，通常具有柱形或球形曲率半径。当rj=1μm时，柱面结的击穿电压大约有100V，球面结只有50V左右；当rj=0.1μm时，柱面结的击穿电压大约有30V，球面结只有10V左右。随着浅结的应用，曲率半径越来越小，击穿电压的改善面临挑战。

100nm厚的高质量栅氧厚度可承受50V～100V的电压，但是工艺中产生的缺陷、金属沾污、针孔等使得栅氧的击穿特性变差。

提高击穿电压的办法有：（1）RESURF优化技术，综合考虑漂移区单位面积的总杂质含量、衬底杂质浓度、漂移区长度和漏结的曲率半径；（2）漂移区轻掺杂；（3）增加结的曲率半径，减小电场集中；（4）增加栅氧厚度；（5）栅介质材料和结构的变更。

2.2 截止频率fT

截止频率fT定义为短路电流增益为1时的频率。常用表达式为式（1）～（3）。与载流子寿命成反比，主要由跨导和栅电容决定，跨导与栅长成反比，与氧化层电容成正比。事实上，RF LDMOS是一种特殊的短沟道MOSFET器件，沟道电子在很小的源漏电压下就能达到饱和，不再随源漏电压变化，跨导变为常数，这是RF LDMOS具有极好线性、IM3小的主要原因。

提高频率的方法有：（1）缩短沟道，降低Cgs，降低栅电阻；（2）沟道浓度要低；（3）漂移区轻掺杂、短、浅；（4）采用高阻外延降低源漏间电容Cds；（5）尽可能减小漏极电感；（6）减小栅电极和源漏n+区交叠形成的电容。

2.3 导通电阻Ron

按照简化模型，导通电阻可以看成是由沟道电阻（Rchannel）、漂移区电阻（Rdrift）和源漏串联电阻（Rds）三部分构成，其中Rds还包括连接到衬底的p+sinker电阻，即：

减小Ron的方法有：（1）缩短沟长，减小Rchannel；（2）减小LDD的长度，增加掺杂浓度，降低漂移区电阻。

由以上分析可以看出，BVDS、fT和Ron的优化相互之间存在着矛盾和制约。

3 参数仿真结果

3.1 工艺流程与器件剖面

工艺流程如下[3]：首先在电阻率0.01Ω·cm～0.02Ω·cm 掺硼＜100＞晶向衬底上，外延生长一层浓度为1.3×1015cm-3、厚度9.5μm 的外延层，然后进行背面源结构的ICP刻蚀，浓硼扩散，多晶硅淀积，高剂量硼注入，随后进行场区注入和场区氧化，接着进行栅牺牲层氧化并漂除，利用氢氧合成形成栅氧化层，再利用LPCVD淀积栅多晶硅，并光刻形成栅多晶硅图形，利用栅多晶硅作为自对准边界进行沟道注入推进以及源区注入推进，淀积金属Co并形成难熔金属硅化物CoSi2，至此LDMOS芯片的基本结构已经形成。

接下来的工艺是LPCVD淀积SiO2、Si3N4、开接触孔、正面金属化、钝化、芯片减薄及背面金属化等。