TDI型CMOS图像传感器时序控制设计与实现*

桑美贞，徐江涛，聂凯明，姚素英

(天津大学电子信息工程学院，天津 300072)

时间延迟积分(TDI)是一种能获得较高的信噪比(SNR)和灵敏度的先进技术［1-2］，所以线阵图像传感器可采用TDI工作方式来改善SNR和灵敏度，弥补一维线阵捕获二维图像时扫描速度严重影响曝光时间的缺陷［3］。传统上，TDI技术多使用电荷耦合器件CCD工艺，像素间电荷直接累加且低噪声，电荷转移具有同时性［4-6］;但其功耗高、集成度低、成本高、抗辐照能力差。随着近年来集成电路工艺水平和设计技术显著提高，CMOS图像传感器快速发展，通过标准CMOS工艺实现的TDI线阵图像传感器具有集成度高、功耗低、低成本、芯片可缝接等优点［7-8］，还可以实现全色和多频谱的TDI线阵图像传感器［9］。近几年，国内外已开始对 TDI CMOS线阵图像传感器进行研究和设计［10-11］，国内已提出了288×4 TDI CMOS图像传感器读出电路的设计方案［12］;国外CMOSIS的Gerald Lepage等人提出了几种可行的TDI CMOS图像传感器方案［7］，德国行星研究院的Harald Michaelis等人设计了2560×16的TDI CMOS图像传感器［13］。但具体的TDI CMOS图像传感器的时序控制设计尚未有详细资料和报道。

本文基于沿扫描方向的行滚筒式曝光方式，通过增加曝光频率对曝光时序进行改进，以解决CMOS线阵图像传感器实现TDI功能时的电荷转移同时性和像素外信号累加同步性的问题。像素阵列和累加器的配合时序、列级ADC的控制时序、I2C总线的参数控制与模拟部分结合可完成多级长线阵TDI CMOS图像传感器的设计。

1 工作原理

TDI CMOS图像传感器架构示意图如图1所示，以面阵实现线阵扫描的功能，通过沿扫描方向的行滚筒式曝光方式(along-track-rolling)，有源像素输出信号经过像素内源极跟随器驱动累加器，信号经过128次累加后输出给列级ADC，并量化输出，相关控制信号通过I2C进行控制和输出。

图1 系统架构示意图

2 控制时序的分析和设计

控制系统采用自顶向下的设计方法，将TDI CMOS图像传感芯片的控制系统分为三个模块:像素阵列和累加器控制模块，列级ADC控制模块，I2C控制传输模块。

2.1 基于Along-Track-Rolling曝光方式的像素阵列和累加器时序设计与改进

像素结构如图2所示，使用4T-PPD有源像素。1 024×128像素阵列如图1所示，每列像素单总线输入到累加器，RST为复位信号，Sel为行选信号，TX为曝光控制。

图2 4T-PPD有源像素电路图及工作时序

若使用传统的面阵行滚筒式曝光［14］，如图3(a)(以4级为例)，每行像素要在行选时间TS内完成对像素信号和复位信号的读出并进入累加器，每个像素在一个行渡越时间TL(TL在线阵图像传感器中可以理解为一帧的时间或输出一行像素信息的时间)内只曝光一次，当像点从第一行移动到第N行时被曝光N次，但这N次曝光所采集到的信息并不是同一像点的信息，失去了TDI工作的关键条件即曝光的同步性。

将传统的面阵行滚筒式的时序加以改进，缩短TS使得在一个TL内多进行一次行选，增加一次曝光。改进后时序在4个TL时间内积分5次，实现了一种空间的过采样，并保证了4次积分都是对同一像点的积分(图3(b)箭头1、2、3、4 所示)，实现了积分同步性。为保证信号累加读出的同步性，需要增加一级累加器来存储增加的信号。由于每个像素的曝光开始时间和结束时间均不相同，任意时刻只有一个像素占据列总线，因此可以在不影响同列像素采集信号同步性的前提下实现滚筒式曝光。

图3 行滚筒曝光时序(4级)

假设整个像素均为感光区域，若存在像点A在第4行结束时开始信号读出，到第5行结束信号进入累加器完毕，而在此期间读取像素信号的同时像素仍在曝光，导致像点A后面的像点B也进入了像素的感光范围，因此在一段时间内对像点B也进行了积分。信号读出混叠时间约为信号的读出时间TL/(n+1)，n为TDI级数，对于128级TDI混叠时间最大为TL/129，相对很小。为避免这种信号混叠问题，像素在绘制版图时可尽量将非感光区布置在迎着传感器移动方向处，并且满足非感光区宽度大于像素尺寸的1/129即可。

根据CMOS TDI Along-Track-Rolling曝光方式的需求和1 024×128 TDI CMOS图像传感器的指标要求:数据读出速率大于8 Mpixel/s，可得到对行渡越时间的要求为:

即一列的像素信号要在129 μs的时间内全部读出;累加器为129级，控制时钟周期为TL/129=1 μs，即累加一组信号的时间。针对时序控制系统，可进行相关时序指标计算:单次行选时间为TL/129;复位/像素信号读取时间为TL/(129×2);等效总曝光时间为(128/129)TL×128;累加器读出周期为(128/129)TL。

以四级TDI为例分析累加器工作方式如表1，得像素阵列和累加器配合时序如图4所示，上半部分为像素阵列的时序，下半部分为累加器时序。I1、Reset1至I5、Reset5为各级累加信号和复位信号，当到第4个TL时，累加器1累加4次，读出信号Read开始有效。Start_reset和Start_clkI配合为累加器启动信号;CLK1和CLK2是累加器所需要的两相不交叠时钟。通过加入延时单元的办法将像素的控制时序与累加器的控制时序进行同步处理，加入延时单元的原则为像素阵列的延时要略大于累加器的控制时序即可。

表1 四级TDI的累加器工作方式

图4 像素阵列和累加器配合时序关系(4级)

2.2 列级ADC控制时序的设计

芯片采用列级ADC，比较器对累加器的输出信号进行采样，量化，翻转;利用脉冲锁存器将比较器的翻转信号转化为一个脉冲信号，控制第1级寄存器来存储比较器翻转时对应的计数器值。经转码电路将二进制码转到格雷码，使得锁存到寄存器里面的数据为格雷码。得到的信号数据通过第2级寄存信号输入到多路选择器，列选后由第3级寄存器实现信号的同步性，即可输出数字信号。

列级ADC采用采用差分输入的比较器。比较器工作的3个阶段:①采样输入信号;②正常量化，即用含有1 024个台阶的斜坡信号和输入信号做比较，当斜坡信号上升到比输入信号高时，比较器由低电平翻转成为高电平，产生一个上升沿;③强制翻转，如果输入信号大于斜坡信号的最大值，超出了量化范围，在正常量化阶段比较器不会翻转，没有有效的上升沿，所以在此阶段需要加一个大信号强制比较器翻转。然后等待着下一次采样输入信号阶段的到来。多路选择器采用移位寄存器的方法实现，由1 024个D触发器构成，输入数据串时，只有一个为1即选中列，其余列均为0不选中。从格雷码到二进制码转码电路中得到的数据要经过第三级寄存器对数据进行同步，整个芯片共用一个D触发器结构的寄存器，一个D触发器用来寄存一位数据，用十个D触发器即可满足十位数据的寄存。由以上分析很容易得到列级ADC的时序关系，可参考图6中仿真结果中的时序。

通过控制累加器的输出信号(Read)的时序，可以控制累加器的累加次数，并且需要列级ADC相关的信号做出相应的变化，才能进行完整的曝光控制。

2.3 I2C传输控制模块

本芯片采用一主一从标准传输模式的I2C控制传输，与各个控制模块之间的关系如图5所示，实现曝光时间(TX_ctrl)、曝光强度(Vtx_ctrl)、累加级数(stage_ctrl)、电流基准(i_ctrl)、电压基准(v_ctrl)的控制。按照标准I2C协议设计，I2C主机在芯片外实现，从机集成在芯片上，所以本文对主从机进行RTL代码设计，但只对从机进行逻辑综合、布局布线和验证。

图5 I2C总线与其他模块的控制关系

3 实验结果

在各子模块时序控制电路设计完毕后，完成整个时序控制系统的调试，进行逻辑综合、布局布线、静态时序分析，完成验证。程序设计中优先考虑代码的可综合性和设计的可靠性。各子模块除去不交叠时钟，源代码全部采用可综合的HDL语句编写，使综合后的设计更加可靠。结果表明时序正确且满足要求，建立时间和保持时间等均没有违例，共耗费了761个标准逻辑单元，使用了总的动态功耗为40.55 μW，总的泄漏功耗为10.43 μW。并与模拟电路部分结合后进行验证，渡越时间TL范围34 μs～258 μs，行扫描率最高可达到32 kHz，最小为4 kHz。

整体时序控制仿真结果如图6，左图精度为0.5 μs，右图精度为5 μs，时序左右对应。主时钟频率为10 MHz，累加器的参考时钟Clk_1M为1 MHz。上文分析得像素复位时间RST＜TL/(129×2)=500 ns;曝光时间TX＜TL/(129×2)=500 ns，此仿真由 I2C 写操作控制曝光时间为100 ns，RST为200 ns。readout信号为累加器的输出信号，同时作为列级ADC的输入信号。s2、s3、s5、CT_rst、CT_set为 ADC 的时序控制信号，Reg_clk2控制第二级寄存器的数据存储过程，ADC控制时序详细分析见2.2节。当累加器累加129次之后即有129个readout读出时，行选信号LineValid开始工作，并可通过调节其高电平维持时间控制列宽。版图如图7，4层金属，面积为125 μm×160 μm。

图6 时序控制仿真结果

图7 时序控制电路版图

4 结论

时序控制电路是保证系统工作极为重要的一部分，控制着图像传感器各个功能模块的运行，负责用户与传感器之间进行数据通讯。本文通过增加曝光频率对传统的行滚筒式曝光方式进行改进，解决了像素电荷转移同时性和信号累加的同步性的问题，在不影响同列像素采集信号同步性的前提下实现了滚筒式曝光。完成了TDI CMOS图像传感芯片的像素阵列、累加器和列级ADC的时序控制设计和验证，并通过I2C总线进行相关可变参数的控制，结合模拟电路实现了标准CMOS工艺的多级长线阵TDI图像传感器。

［1］Kim C B，Hwang C H，Kim B H，et al.CMOS TDI Readout Circuit that Improves SNR for Satellite IR Applications［J］.Electronics Letters，2008，44(5):346-347.

［2］Ernst Bodenstorfer，Johannes Fürtler，Jörg Brodersen，et al.High-Speed Line-Scan Camera with Digital Time Delay Integration［J］.SPIE-IS＆T Electronic Imaging，2007，Vol.6496，64960I:1-10.

［3］Chen Xiao，Feng Yong，Liang Daqiang，et al.Design of Operation Parameters of a High Speed TDI CCD Line Scan Camera［J］.Journal of Harbin Institute of Technology，2006，13(6):683-687.

［4］Liu Hui，Li Yunfei，Guo Yongfei.A TDI CCD Simulation Instrument［C］//The 2009 IEEE International Conference on Mechatronics and Automation.9th-12th.Aug.2009:406-410.

［5］Brian Tyrrell，Kirk Anderson，Justin Baker，et al.Time Delay Integration and In-Pixel Spatiotemporal Filtering Using a Nano-scale Digital CMOS Focal Plane Readout［J］.IEEE transactions on electron devices，2009，56(11):2516-2523.

［6］蒙志军，刘涛，田维坚，等.TDI CCD驱动时序的研究及CPLD实现［J］.工业控制计算机，2009，22(3):89-90.

［7］Gerald Lepage，Jan Bogaerts，Guy Meynants.Time-Delay-Integration Architectures in CMOS Image Sensors［J］.IEEE transactions on electron devices，2009，56(11):2524-2533.

［8］徐江涛，姚素英，赵毅强，等.新型大动态范围CMOS图像传感器双采样像素阵列设计［J］.传感技术学报，2003，12(4):438-441.

［9］Tsai Fu-Kai，Huang Hong-Yi.A Time-Delay-Integration CMOS Readout Circuit for IR Scanning［C］//Electronics Circuits and Systems.2002.9th International Conference，2002:347-350.

［10］Bogaerts Jan，Meynants Guy，Lepage Gérald.Time Delay Integration in Imaging Devices:08162253.2［P］.12.08.2009 Bulletin 2009/33.

［11］Gerald Lepage.Time Delayed Integration CMOS Image Sensor with Zero Resynchronization:US 2008/0079830 A1［P］.Apr.3，2008.

［12］Gao Jun，Lu Wengao，Liu Jing，et al.High Performance Linear 288×4 CMOS Readout Integrated Circuit with Time-Delay-Integration［J］.Acta Scientiarum Naturalium Universitatis Pekinensis，2004，40(3):402-406.

［13］Harald Michaelis，Ralf Jaumann，Stefano Mottola，et al.CMOS-APS Sensor with TDI for High Resolution Planetary Remote sensing［J］.2005 IEEE CCD＆AIS workshop，Apr.25th.2005，S1-4.von4:31-34.

［14］刘激扬，姚素英，李斌桥，等.双积分CMOS图像传感器时序控制电路研究［J］.传感技术学报，2007，20(6):1275-1278.