某型器件工作状态记录仪的设计

2011-07-12王华乔

电子测试 2011年4期

王华乔

（中北大学仪器科学与动态测试教育部重点实验室，山西太原 030051）

0 引言

随着科学技术的发展，无论在科学研究还是技术开发以及工程实践中越来越多的要求进行动态测量，对被测参数进行定量、深入的研究，探求动态过程中参数的变化规律[1]。在某型器件设计到定型的过程中，测试环节便显得必不可少，有助于快速定位故障原因，发现设计中的缺陷与不足。数据曲线使测试结果的分析更为形象、直观。

1 设计与实现

采用CPLD器件XCR3064XL为数字主控器，控制与协调整个测试系统的运行。整个系统分为系统电源模块、A/D模块、CPLD主控模块、存储模块、接口模块4部分，如图1所示。

图1 系统框图

1.1 A/D转换模块

按照设计要求，4个有效通道信号，4个系统编码通道，共有8个采样通道，单通道信号采样频率为50kHz。A/D采用分辨率为12bit、最高采样率可达1Mbps的AD7492可完全满足性能要求[2]。8个通道的总采样频率为400kHz，要求模拟开关的动作后的稳定时间参数必需远小于2.5μs。通道模拟开关MAX4634断开和导通的稳定时间的典型值分别为6ns和14ns，符合参数要求[3]，因此选用两片4通道模拟开关MAX4634作为1～8通道的切换。

1.2 信号处理模块

4个有效通道的输入信号规格为：

① 基线为5V，幅度0到10V的检波信号；

② 基线为15V的负脉冲信号；

③ 15V直流信号；

④ 幅度为±150V交流电压信号。

根据A/D和CPLD的输入参数限制[4]，必须将以上的4路信号的幅值进行转换，使其成为A/D和CPLD可以接收的的有效信号。检波信号衰减为原来的1/2，负脉冲信号衰减为原来的1/4，直流信号衰减为原来的1/4，交流电压信号衰减为原来的1/60，并通过电容隔直。

1.3 主控模块

1.3.1 电源控制

整个系统的上电方式有两种：有效信号中的15V直流信号的上升沿触发；读数接口中的3.3V上拉电阻提供的高电平信号。下电方式也同样有两种：读数接口中的上拉3.3V高电平信号有效时，整个系统全部下电；记录完毕时，CPLD给出内部电源管理信号，关闭模拟电路电源[5]。

1.3.2 采集控制

系统上电后即进行初始化，当存储器初始化完成后就开始顺序记录。记录完毕后就等待外部计算机读数以及系统下电信号。控制逻辑如图2所示。

图2 主控逻辑流程

值得注意的是，在等待读数和擦除状态下时，必须先判断存储器中的数据有没有被读取过。如果没有读取过就不能擦除，这样就有效的防止了采集到数据的误删除，提高了数据的安全性。

1.4 存储模块

使用两片三星公司K9F1G08U0A-PIBO系列NAND闪存芯片，单片容量为512MByte。对一页（2KByte）数据编程进入非易失介质的时间最大为700μs，典型时间为200μs。擦除一块（128KByte）的最大时间为2ms，典型时间为1.5ms。存储系统采用两片Flash芯片交替工作的方式存储主控发送过来的采集数据，其结构如图3所示。在对其中一片闪存芯片进行数据编程时，对另外一片发送命令，然后两片方式互换，如此交替进行存储可以提高数据存储速度，保证存储质量[6]。