一种高清数字电视H.264编码系统的设计

2011-06-07郑明魁苏凯雄杨秀芝

电视技术 2011年18期

郑明魁，苏凯雄，杨秀芝

（福州大学物理与信息工程学院，福建福州 350002）

0 引言

H.264/AVC是由ISO/IEC运动图像专家组（MPEG）与ITU-T视频编码专家组（VCEG）联手制定的最新视频编码标准。其主要特点是具有更高的编码效率和更好的网络适应性[1]。与目前流行的MPEG-2压缩标准相比，在相同重构图像质量条件下，H.264/AVC能节约大概50%的码流[2-3]。H.264/AVC优异的性能使其在高清数字电视广播、视频实时通信等方面有着广泛的应用前景。

由于H.264编码算法的高复杂度性，在编码系统实现上，目前主要有基于FPGA解决方案、基于DSP解决方案以及采用ASIC方案等方法[4-5]。FPGA与DSP方案使用方便灵活，但相对成本较高。而采用ASIC方案则成本低，功耗小，而且编码效果更好。本文采用以ASIC实时编码芯片为核心，设计出一种高清数字电视实时编码系统，该系统具有实时性好，体积小，成本较低等特点。

1 H.264实时编码芯片

本文采用的H.264实时编码芯片的内部电路组成框图如图1所示，主要包括视频编解码、音频编解码、视音频输入输出接口、系统复用解复用以及主机控制接口等模块。芯片视频输入和输出支持SMPTE274M，SMPTE296M-2001以及ITU-R BT.656-4标准，支持高清视频信号1 920×1 080p，1 920×1 080i，1 280×720p和标清视频信号，音频信号输入输出则通过I2S实现。主机控制接口HOST工作于串行或者并行方式，外部MCU可以通过该接口完成对编码芯片的参数设置与控制。

2 高清编码系统设计

H.264高清编码系统的总体结构框图如图2所示，主要由视音频输入接口、TS流输出接口、H.264高清编码模块、主控模块等部分组成。视频输入支持 HDMI，S-video，CVBS，YPbPr接口，并支持1路模拟立体声输入。方案支持高清视频信号（1 920×1 080p，1 920×1 080i，1 440×1 080i，1 280×720p）和标清视频信号的H.264视频格式的编码。主控模块MCU采用基于ARM7内核的LPC2210，利用SiI9135芯片设计了HDMI高清视音频输入接口，并运用ADV7401，CS5361设计了模拟视音频输入接口，ASI输出接口则通过CY7B923实现。从HDMI输入的视音频数据以及经过A/D转换的视频音频信号都送到FSTD16211中进行输入信号的选择，MCU通过设置XOE端，选择不同的视音频数据信号进行实时编码。通过以太网接口能实时对编码系统进行监视和控制，获取编码系统的工作状态并对编码参数进行配置。

2.1 HDMI数据接口

HDMI可以实现未压缩的高分辨力视频和多声道音频数据的传输，其传输结构如图3所示[6]。它包括3个不同的TMDS数据通道和1个时钟通道，传输的信号有视频信号、数据岛和控制信号，不同的信号采用不同的编码方式，使得每个时钟周期内每个通道都传输10 bit。显示数据通道（DDC）由美国视频电子标准协会（VESA）规定，发送端可通过DDC通道读取接收端的EDID信息，从而实现发送端和接收端之间的配置以及状态信息的交换。CEC通道则实现相连设备的高层控制功能。

本文采用支持HDMI1.3规范的专用芯片SiI9135。该芯片在音频上支持DTS-HD和杜比True HD格式；在视频上支持10位/12位的颜色深度和1 080p@60 Hz视频格式。芯片内部具有预先编程的HDCP密钥，可提供高级别的HDCP密钥安全机制。HDMI接口硬件框架如图4所示。

SiI9135寄存器逻辑控制模块主要用于实现HDCP的授权、视频音频处理、辅助格式以及省电模式等功能。本文通过2个端口访问SiI9135控制寄存器，第1个端口通过DDC通道，由HDMI电缆与 HDMI源设备连接，可以对HDCP操作寄存器和普通寄存器进行设置，实现对HDMI输入接口的HDCP操作；第2个是本地I2C接口，编码器主控MCU可以通过该串行总线访问SiI9135的通用寄存器和普通寄存器，完成有关视频音频等参数的设置。

本文利用E2PROM AT24LS02B存储EDID数据结构，EDID数据信息是以128 byte为一个Block单位的数据结构，符合EDID1.3规范，完整的数据块包含了产品序列号、EDID版本信息等内容，HDMI源设备通过I2C总线从AT24LS02B中读出EDID数据，AT24LS02B采用的是双向供电的方式，分别由HDMI源设备和编码器5 V电源提供。

2.2 模拟视音频输入接口设计

模拟视频输入采用ADV7401实现，ADV7401是高性能的单片多格式视频解码器，内置采样频率高140 MHz的ADC。本文具有多个模拟视频输入端口，包括有S-vid⁃eo，YPbPr，CVBS接口标准，最高支持1 080i的高清视频信号输入，允许PAL，NTSC，SECAM的标准视频，输出YCrCb的数字视频信号将送到ASIC编码器中进行编码。

模拟音频输入接口采用24 bit差分输入立体声模数变换器CS5361来实现。通过MCU设置，输出的数字音频信号为I2S格式，采样频率在2～192 kHz之间选择。其硬件框图如图2所示，其中M1M0设置操作模式，本文支持32 kHz，44.1 kHz和48 kHz这3种采样频率；M/S设置CS5361的工作模式；HPF用于设置高通滤波器和直流偏移校正，由于模拟通道可能引起的直流偏置将影响音频AD的性能，通过MCU控制该管脚对直流偏移进行校正。

2.3 ASI输出接口设计

ASI输出接口通过CY7B923来实现。CY7B923是一种用于点对点之间高速串行数据通信的发送芯片，可兼容DVB-ASI、光纤、IBM ESCON及SMPTE-259M等多种传输协议，适用于光纤、同轴电缆和双绞线等传输媒介。

ASI输出接口框架如图2所示，经过实时压缩的高清码流通过D[7:0]输入CY7B923，从OUTA±差分输出，CKW是时钟信号。MCU实现对CY7B923的控制，通过SC/D进行特殊字符/数据选择，当该脚为低电平时，对输入数据使用8B/10B数据码表进行编码；SVS为高电平时，将发送1个违例字符。

2.4 主控模块设计

MCU采用嵌入式单芯片系统LPC2210[7]，如图2所示，将LPC2210外部存储器接口配置成4组，分别接Flash、SRAM、实时编码芯片以及以太网控制器，每个模块的起始地址分别为0x80000000，0x81000000，0x82000000以及0x83000000，分别通过4个外部存储器配置寄存器BCFG0～BCFG4进行设置。以太网控制器采用RTL8019AS，键盘控制器采用FD650。FD650是一种带LED驱动控制的专用键盘扫描电路接口电路，内部集成有MCU输入输出控制数字接口、数据锁存器、LED驱动、键盘扫描、辉度调节等电路。

在控制软件设计方面，采用实时操作系统μCOS II[8]，主控模块流程如图5所示，主要完成视频音频输入接口的初始化，ASI输出接口初始化、以太网以及编码芯片的初始化，并根据面板以及以太网接口进行编码参数配置。编码参数主要包括视频格式的选择、压缩码率、视音频PID以及PCR PID等。

为了使播控中心能通过以太网实时监控编码系统，获取编码系统的检测数据和工作状态，并对编码方式、编码图像的质量、码率、分辨力等进行控制，本文设计了基于SNMP协议的网络监控系统。SNMP协议是工作在UDP协议之上，使用UDP传输服务来实现数据报传送[9-11]。网络管理站对编码器状态的监视和控制主要通过查询代理MIB中相应对象的值来完成，要获得编码状态时，管理站向编码器代理发送GetRequest，GetNextRequest报文，设置编码器时则发送SetRequest报文，代理都以Get⁃Response报文应答。本文同时利用代理向管理站发出陷阱的方式产生Trap报文，为编码设备向管理站报告故障和状态变化提供了通道。

编码器SNMP网管代理主要包括3个功能模块：编解码模块使SNMP报文以ASN.1中规定的基本编码规则BER进行编解码；数据请求及处理模块完成编码参数的设置与读取；陷阱触发模块向管理站产生Trap故障报文。