数据通路组成与故障分析实验项目开发

2011-04-12张连华

科学之友 2011年7期

张连华

（山西大学工程学院，山西太原 030013）

1 实验电路

图1为数据通路实验电路图，它是将前面进行的运算器实验模块和存储器实验模块两部分电路连接在一起形成的，由于RAM是三态门输出，因而可以将RAM连接到运算器的数据总线BUS上，这样，写入RAM的数据可以由运算器提供，而从RAM读出的数据可以送到运算器的暂存工作寄存器保存。除了T3、T4两个脉冲信号外，其他电位控制信号仍由试验台操作板上的二进制开关来模拟。

图1 数据通路实验电路图

2 实验设备

（1）计算机组成原理实验仪1台。

（2）双踪示波器1台。

（3）直流万用表1只。

（4）逻辑测试笔1支。

3 故障的分析与排除

数字电路中难免要出现这样或那样的故障。有了故障迅速加以诊断并排除，使线路正常运行，这是实际工作中经常遇到的事。因此，学会分析线路故障，提高排除故障的能力，是很有必要的。

就数字电路故障性质而言，大体有两种：①是由于设计中的错误或不当造成的；②是由于原件损坏或性能不良造成的。

3.1 设计错误造成的故障

常见的设计错误有逻辑设计错误和布线错误。

对于布线错误，只有仔细地进行查对才可以排除。然而如果系统基本上可以工作，那么不必查对所有的接线，也能较快地判断出布线错误的位置。这可以通过某一预知特性点的观察检测出来。假如改点的信号不是预期的特性，则可往前一级查找。常见的布线错误是漏线和布错线。漏线的情况往往是输入端未连线或浮空。浮空输入可用三状态逻辑测试笔或电压表检测出来。对于设计错误，需要在设计中加以留心和克服。首先要遵循的原则是：为使系统可靠的工作，从系统的初始状态开始，应该把线路置于信号的电平上，而不是置于信号的前沿或后沿；其次没有出口的悬空状态是不允许存在的；另外设计中应当避免静态和动态的竞争冒险；最后，为便于维修，设计中应考虑把系统设计成具有单步工作的能力。

常见的设计错误包括对于中小规模集成电路中不用的输入端的接法。对一个不用的输入端常常忘了端接，因而输入端相当于接了有效的逻辑“1”电平。所有不用的TTL输入端最好连接到同一个逻辑“1”的电压上，例如，计数器不计数或寄存器不寄存信息的问题，常常就是由不用的输入端进来的干扰信号引起的。

3.2 原件损坏造成的故障

一个数字系统，即使逻辑设计和布线连接都正确无误，但如果使用的元件损坏或性能不良，也会造成系统的故障。这种故障只要更换元件，系统就能恢复正常运行。

数字系统的故障，除了元件损坏或不良外，还可能由于虚焊、噪声等原因造成时隐时现的间隙性故障。许多最初间隙性的故障，最终还会变成固定性故障。这种固定性故障，不是固定的逻辑高电平，就是固定的逻辑低电平，通常称为“逻辑故障”。

使用逻辑测试笔和逻辑脉冲笔（逻辑脉冲产生器），可以方便寻找数字电路中的逻辑故障。使用的方法视具体的情况而定。

一种方法是先使用逻辑测试笔检测关键信号（如时钟、启动、移位、复位）丢失的地方，这样就把故障隔离到一个小范围的集成电路内。有了故障的大概范围以后，去掉内部时钟脉冲，改用逻辑脉冲笔向特定的电路节点施加激励信号。检测的方法是：

（1）门电路：输入脉冲，检查输出脉冲。

（2）触发器电路：在时钟输入端或预置输入端加上信号，然后检查输出端的状态。

（3）计数器电路：用逻辑脉冲笔供给计数器脉冲，同时检查输出端的状态。

有了提供激励的逻辑脉冲笔和响应激励的逻辑测试笔，很容易检查被怀疑的器件的真值表。故障地点探出以后，可在同一节点上使用逻辑脉冲笔和测试笔帮助识别，即用脉冲笔向该节点加以脉冲，同时用测试笔检测，如果测试笔显示的是稳定的逻辑低电平，表明该节点是短接到地的；如果测试笔显示的是稳定的逻辑高电平，表明该节点是短接到电源VCC。

另一种寻找故障的方法是预先隔离故障。一连串的逻辑电路的检查，可以这样进行：从电路始端进入脉冲，在终端检测响应。如果信号未能正确传达，就对每一串电路用同样方法检查，然后反复进行，就能将故障点隔离出来。