宽带无缝采集示波器的设计与应用

方 玮

（黄冈职业技术学院，黄冈 408002）

0 引言

近年来，在较广泛的技术领域，现代电子信号呈现出复杂化、多样性的特征，尤其是信号的频率范围不断拓宽，信号的瞬时性、复杂度不断增加，信号非平稳特性的增长极为迅速，面向高速时域取样及相关的分析理论，已逐渐成为测试学科发展的主要方向之一，随着高速取样信号分析方面技术的深入研究，数字化时域测试仪器得到了迅猛发展[1,2]。在通信领域，针对通信系统高速大容量数据、调制信号、高速脉冲组成的长帧数字通信信号的完整捕获测试分析，以及低概率的系统随机突发异常事件记录分析及故障快速诊断等测试需求。国际上数字示波器最高采样率已接近60GSPS，最高波形捕获率达 400, 000wfms/s以上；而国内数字示波器最高采样率只到 5GSPS，波形捕获率 120,000wfms/s。根本原因是元器件水平，即国外主要从元器件级解决问题，通过不断提高 A/D 转换器、专用 ASCI 电路等器件速度，从而更好地保证其整机性能，而国内在相当长时间内显然无法做到这点。

在通用测试仪器方面，最常见的测试仪器是频谱仪和示波器。随着军事和通信领域技术的深入发展，20 世纪无线电技术一直在不断创新，技术的演进也推动着 RF 测试技术向前发展。监测间歇性干扰或频谱使用情况等也需要一种有效的手段来实现“宽带实时监测”。实时频谱仪（RTSA）的推出，满足了这些方面的测试需求，在其实时测量模式下，它无缝捕获每个块并存储在内存中，然后使用 DSP 技术进行后期处理，以便分析信号的频率、时间和调制特点。该仪器的无缝采集是基于大存储器在一段时间内连续采集信号的模式，一旦存储器采集满，那么系统便会停止采集，将工作模式切换为数据处理的过程，因此实时频谱分析仪采用的无缝采集技术仅在内存块内实现了无缝采集的效果。数字示波器的发展也一直致力于提高波形捕获能力上的研究，在无缝采集方面，安捷伦和泰克两家公司都相继推出了“内存分段存储”功能，即将一个较大的内存分为多段，每段采集和存储满足触发条件的事件，以增强对目标信号的捕获能力，并减小两次触发事件死区时间，然而该功能与实时频谱仪所提出的内存块存储模式类似，实现无缝采集的条件是有局限的，只在内存块内采集才是无缝[3,4]。

综上所述，国内外对无缝采集技术进行了大量的研究，但是目前存在的问题主要是：第一，有限制条件，利用大容量存储器先将采集数据存储下来，然后再慢慢处理，只能保证在存储深度内的那一段数据是无缝的，不能实现持续的无缝采集与处理；第二，指标低，在一些应用场合主要是对慢速信号进行无缝采集，实现的难度不高；第三，采集与显示脱节，目前无缝采集的研究中普遍存在采集时不能显示，显示时不能采集、实时性差的问题。另外，在国内外相关文献中还未见有关于在数字示波器中持续实现无缝采集的相关报道或产品。

1 宽带无缝采集体系结构

在时域测试领域中，波形捕获率是衡量其数据采集性能的一个重要指标[5]。波形捕获率定义为“单位时间内时域数据采集系统所能捕获并显示的波形幅数（wfms/s）”（注：所谓“一幅波形”是指，采集系统经过一次触发并完成采集同时显示在屏幕上的所有采样点统称，通常用 wfms 表示）。它表达了单位时间内采集系统所获取并显示的信息量的大小。如图1无缝采集示意图所示，给出了时域采集系统在最基本的边沿触发模式下的采集过程，被测正弦信号与触发电平进行比较，产生一系列触发脉冲，触发脉冲被送入到采集系统中控制采集，图中假设预触发深度调节到采集系统屏幕最左端，触发沿选择上升沿触发，这样设置后，按照此类系统的采集特点，一旦启动采集，触发信号到来时便立即开始采集数据，直到波形缓冲区存满，也即完成第 1 次采集过程。从图中可以看出，在第 1 次采集过程中触发脉冲 T1起到了触发并启动采集的作用，是一次有效触发，而触发脉冲 T2 被包含在第一次采集过程中，不起任何作用，是一次无效触发；第 1 次采集完成之后便立即开始第 2 次采集，但由于第二次采集开始时触发信号可能未到来，在这段时间内采集系统处于等待触发阶段，直到触发信号 T3 到来，才开始第 2 次采集进程，以此类推，第 k次采集也应符合这一过程。

图1 无缝采集示意图

数字示波器的时基设置，通常是影响波形捕获率的首要设置条件。这是因为时基设置，决定了采集显示的时间窗口。测量示波器的波形捕获率并不难。一部分示波器提供了触发信号输出通道，通常用于使其它仪器与示波器的触发同步。因此根据示波器提供的触发输出信号的特点，可以使用外部计数器测量这个输出触发信号的平均频率，用它来度量示波器的波形捕获率。设定信号发生器输出单次双脉冲测试信号。测试信号由一段较窄脉冲W1和一段较宽脉冲W2组成，两个脉冲的上升沿对应着波形的触发位置t1和t2，t1和t2之间的时间间隔 T0可调节。测试前先关闭信号发生器的输出。

2 宽带无缝采集示波器设计

设计的总体方案如图2所示，每通道采用2片采样率为3GSPS的ADC构成并行交替采集系统来实现6GSPS的采样率；采用高性能FPGA作为核心逻辑控制单元，利用其设计灵活、可重构的特点，在FPGA中实现高速采样数据流的非均匀实时校正、无缝采集的体系结构、触发同步、高速大容量数据的特征值检测等功能模块；采用DSP作为系统的微处理器，完成系统控制和人机交互方面的功能；时间展宽电路辅助触发同步模块完成微小时间间隔的放大，放大后的信号送回FPGA中进行测量。

本设计的数据采集系统中，模数转换器选用4片美国NS公司的超高速ADC—ADC083000，该器件最高采样率3GSPS，分辨率 8bit，输入最高采样时钟频率1.5GHz（器件内部采用双沿采样），最大信号输入带宽3GHz，输入范围600mVpp或 800mVpp，输入748MHz信号时，有效位数7.0Bits，SNR为44dB，该器件具有采样时钟移相功能，通过改变ADC内部控制字来实现，移相的精度可达 0.2ps，该功能可用于并行采样的时钟控制，并且可以进行时钟非均匀的校正；高速时钟模块采用两级电路完成，选用NS公司的高速时钟合成器LMX2531高速时钟源，其输出低频段时钟频率为749.5MHz～755MHz，高频段时钟频率为 1499MHz～1510MHz，微处理器选用美国ADI公司的Blackfin系列DSP，它处理速度快，且外部接口丰富。

本设计的实验样机采用6GSPS的8bit高速ADC，每个ADC的输出为两路8bit的750MHz数据流，通过LVDS接口与FPGA相连，选用了Xilinx公司的Vertix5系列高性能FPGA来完成数据的高速存储、三维波形映射和硬件插值等功能，为了增强现实效果，特意选择了分辨率为800*600的8吋液晶显示屏，使波形显示更加细腻。 如图3所示为采用该实验样机捕获调幅信号的对比情况，示波器时基档位设置在5ns，由于系统的最高实时采样率为6GSPS，该时基档下等效采样率为12GSPS，故需采取插值手段来恢复波形，插值倍率设置为10倍，抽点显示。图3（a）为采用软件插值方式捕获到的结果，图3（b）为采用硬件插值时捕获到的结果，显然，采用硬件插值方式的三维示波器具有非常高的波形捕获率。

综上所述，将无缝采集的体系结构与宽带数字示波器结合起来，介绍了一种宽带无缝采集示波器的设计目标、总体方案、工作流程和FPGA 的资源消耗和配置情况，展示了实验的硬件平台和采集效果，测试分析了实验中各种工作模式下的波形捕获率，实验结果表明，在最高采样率6GSPS 下，系统能够达到 2,000,000wfms/s 的设计目标，验证了无缝采集体系结构的实时性和实用性。

图2 示波器总体设计方案

3 结论

围绕宽带时域测试仪器采集系统研究领域中面临的难题，以无缝采集技术为主线，讨论了数据采集系统无缝采集技术的体系结构，研究了基于无缝采集的宽带数字示波器以及在该系统中影响无缝采集效率的若干实时性技术，即并行采样非均匀误差实时校正技术、基于数字后处理的带宽增强技术、波形细节捕获与处理技术、并行采集的触发同步技术等，最后介绍了一种宽带无缝采集示波器的设计方法，验证了本文的研究成果。

图3 5ns档位捕获40MHz调幅信号实验对比

[1] 陈光禹,王厚军,田书林,等. 现代测试技术[M]. 电子科技大学出版社, 2002.

[2] Huiqing Pan, Shulin Tian. Time Delay Estimation for Parallel Sampling Systems. ICCCAS'08，2008

[3] 泰克公司. 现代实时频谱仪技术. 中国无线电, 2006, (9):60-6.

[4] Agilent Application Note 243. The Fundamentals of Signal Analysis, [EB/OL]. www.agilent.com, 2007.

[5] Jin Wei, Chen Chang ling, Comparison of frequency measurement between time-domain and frequencydomain in DSO. 2005 International Conference on Communications, Circuits and Systems, Volume II. Signal Processing, Computational Intelligence, Circuits and Systems (IEEE Cat. No. 05EX1034), 2005, P: 808-11.