Galileo/GPS双模相关器IP核设计

蔡建平,钱曙光,杜克明,温幸饶

(1.中国人民解放军61081部队,北京100094;2.西安电子科技大学通信工程学院,陕西西安710071;3.河北省广播电视局,河北石家庄050000)

0 引言

卫星导航系统在国民经济建设中占有重要位置,是国民经济信息化建设的重要组成部分和推进力量,是建设国家信息体系的重要基础设施,是直接关系到国家安全和经济发展的关键性技术支撑系统。从目前卫星导航定位技术的发展趋势以及市场需求来看,单一的卫星导航定位服务系统已经不能满足要求,发展趋势必然是多种导航定位系统的兼容,而导航定位接收机中的相关器设计是导航定位接收机设计的一个关键技术之一。SoC作为系统级芯片,在集成电路的设计领域中越来越显现出其优势。SoC的设计方法也将发展到即插即用型基于应用平台的设计,这种设计的最大特点就是对IP核的设计和复用。因此采用基于SoC应用的IP核设计方法对导航定位接收机中的关键电路双模相关器IP核进行设计,既是对IP核设计方法的有益探索,也为以后的双模及多模接收机的研制打下了基础。

1 工作原理

鉴于Galileo系统兼容于GPS系统,同时GPS系统又是非常稳定和成熟的,因此以GPS系统来对相关器的工作原理进行介绍。GPS卫星发射的是扩频BPSK信号,接收端只有经解扩、解调才能恢复基带信号,而完成这些工作就要用到相关器。相关器是利用本地复现的载波频率和C/A码与输入的数字中频进行相关处理,去除载波频率和C/A码信号,得到用于计算伪距和导航电文的各种测量数据和状态数据。如果忽略信号在传输路径上和接收机内附加的滞后延时,经过射频前端采样后的中频信号用连续信号可以表示为:

式中,SIF(t)为射频前端输出的数字中频信号;C/A(t)为C/A码信号;D(t)为导航电文;ωIF为数字中频;φ为初始相位。该中频信号经基带处理器采样并锁存后分成2路与本地载波NCO产生的同相载波分量和正交载波分量进行混频之后,经过低通滤波器基带信号可表示为:

如果经过捕获、跟踪、微调后,本地载波与输入载波同步、本地C/A码与卫星扩频码同步,即 ωIF=ω0.φ=φ0,于是在式(4)中,正交分量输出为0,同相分量得到导航电文:

相关器电路主要由本地载波NCO、码NCO、本地C/A码发生器、载波剥离模块、相关阵列模块构成。GPS的一个典型的相关器的结构如图1所示。

图1 典型相关器结构图

从图1可以看出,输入信号首先送给载波剥离模块,在该模块中输入信号与本地复现的载波信号的同相分量和正交分量相乘,得到采样数据流的同相分量和正交分量。这些输出值与本地产生的C/A码的超前、即时和滞后码同时进行相关计算,共有6组积分累加数据输出。这些输出的数据送给后面的处理器进行计算,得到修正量来控制本地载波发生器和C/A码发生器,完成对载波和码的捕获和跟踪。

在进行实际相关器的设计时,除了本地载波NCO、码NCO、本地C/A码发生器、乘法器和累加清零器模块之外,还包括时基发生器模块、时钟发生器模块、码滑动计数器、载波周期计数器、码相位计数器和历元计数器。其中时基发生器产生时间定时信号用于控制在相关器的累加器和微处理器之间的数据传输。时钟发生器对输入的主时钟进行分频产生相关器所需要的各种时钟信号以及用作处理器的同步时钟信号。码滑动计数器的功能是更改本地码发生器的状态,从而改变本地产生的码序列的相位。历元计数器测量值由处理器读取用于位同步和帧同步。载波周期计数器的功能是对2个基本时间帧之间的载波周期进行计数,这个测量值可以用来计算2个伪距之间的变化量,从而计算出接收机的速度。

2 设计与仿真

2.1 导航信号分析

Galileo信号的设计特点之一是兼容GPS信号,2种信号均为CDMA扩频调制,因此相关器通道能够兼容,这为双模接收机的实现奠定了基础。但Galileo信号的设计同时采用了一些新技术,如BOC调制和导引信道等,这些新技术的应用在带来优势的同时也带来了在高灵敏度接收方面的困难。下面对2种信号进行具体分析。

根据欧空局(ESA)与伽利略联合执行体(GJU)公布的最新信号接口控制文档,Galileo信号的频谱共有10个空间信号,传输5种不同的服务数据。所有Galileo卫星都将共享同样的频率波段,采用CDMA多址技术,每个信号每个频率及每颗卫星都将使用不同的扩频码,极化方式与GPS一样,仍然是右手螺旋极化。可以发现Galileo信号的E1、E5a频段与GPS的L1、L5频段的中心频点是相同的。也就是说只要射频前端的带宽相应增加即可接收到2个星座系统的信号,这就为双模接收机的研制提供了方便。Galileo信号设计时为了与GPS信号实现良好的兼容,采用了BOC(Binary Offset Carrier)调制方式作为Galileo信号设计的主要方式。BOC调制不仅使Galileo信号避免了与GPS L1信号的相互干扰,而且在许多方面具有优势。但BOC信号所获取的优势其实是以其带宽翻倍为代价的,这就为高灵敏度接收机的实现带来了困难;BOC信号的捕获,在BOC信号的初始捕获阶段,以同样的捕获时间为标准,Galileo接收机的相关器资源消耗是GPS的一个数量级以上。对于高灵敏度信号的接收,由于相干积分时间的加长,捕获上的差别主要是码相位数目的增加。如果辅助信息的提供能够去除Galileo信号的二级码,必然能够减小非相干的次数,灵敏度能够得到改善。因此Galileo信号的特点决定了传统的GPS接收机相关器通道结构不完全适合于Galileo信号的接收,这就使得双模接收机的设计面临了新的挑战。

2.2 IP核设计

双模导航定位接收机电路设计为24个接收通道,其中12个用于接收GPS,12个用于接收Galileo。其中射频和基带输入时钟为同一晶振的时钟,达到同源效果,晶振频率为10M。AD_CLK为62 MHz,能满足AD采样性能要求。AD芯片输出数字信号量化比特为8 bit。芯片主要负责信号相关,采用FFT技术进行频谱分析,微处理器主要负责捕获控制、环路、电文解调和PVT解调等。

双模相关器电路主要分为捕获和跟踪两部分。在捕获部分采样FFT频域捕获方案,原理是利用FFT计算,在频域上划分分格依次搜索。这样每次搜索完成后,整个时域就被搜索一遍。当整个频域依次被搜索完毕后,也会在二维时域和频率空间寻找最大相关值。这种捕获策略相对于其他方法而言,能够有效减少捕获时间。FFT搜索算法是基于数学特性:时域的卷积等价于频域的相乘。传统的2个抽样序列之间的相关实现方式如下:

式中,R(m)为延迟m的函数,是x(n)和c(n)之间的函数。但是如果直接计算相关值R(m),其运算量非常大,正比于序列长度的NL平方。如果通过频域来计算,其运算量将大幅度减少,运算时间变短。在FFT单元,对输入的数据进行分段处理,分段的长度L就决定一次并行运算的长度,与捕获概率、捕获时间有很大关系。伪码并行FFT算法的搜索过程与匹配滤波法相似,但速度比匹配滤波法快。即在估计的多普勒频率点进行一次FFT,以搜索全部伪码相位,并把功率最大值和门限值比较,若最大值大于门限值,则表明信号捕获,随即给出信号所在位置的码相位和多普勒频率,进入信号跟踪阶段。如果最大值小于门限值,则表明信号未捕获,通过控制逻辑改变多普勒搜索单元,重复上述过程。由于FFT具有把能量集中到一个单元上的特性,所以FFT的并行搜索方式,不但搜索时间短,而且可以在低信噪比下捕获信号。

跟踪部分使用的码跟踪环路是非相干超前/滞后门延时锁定环路,输入跟踪环路的是导航信息和PRN码调制后的载波。输入信号分为2路,与本地产生的PRN码的超前和滞后作相关。2路本地码间隔一样,通常典型值是准同步码±0.5个码片。相关后的2路信号都与基带混合,就产生了同相和正交两分量。超前和滞后2路信号的能量相减,结果经过滤波后输入NCO(数控振荡器),NCO的输出作为PRN码发生器的时钟输入。这样,误差信号的偏移量就能指示哪路信号含有更多能量,于是就能得知NCO究竟需要加速还是减慢本地PRN码的发生。

在双模相关器IP核的设计过程中,首先是使用Matlab进行系统建模,并生成模拟的数据作为激励进行系统级仿真。在仿真成功后,进行RTL设计。RTL设计全部采用VHDL,并且严格遵守VHDL编码规则及IP核设计规则。测试使用的激励由Matlab产生,调试时使用了代码覆盖率检查工具,确保覆盖率达到100%。双模相关器IP核的电路模块结构示意图如图2所示。

图2 双模相关器芯片的电路模块结构

在双模相关器IP核功能得到验证之后,进行了IP核的标准化工作,首先使用检查工具leda3.0.0对相关器的VHDL代码进行检查,在使用标准脚本运行检查之后,没有 Error和Warning;IP核中的Memory,可以根据选择的工艺库不同,运行与工艺库相对应的脚本即可得到;仿真工具有2款:Windows XP操作系统下的Modelsim6.5和Linux操作系统下的vcs2009.06。测试激励是由导航系统码流仪产生的,TB分为跟踪和捕获两大部分,分别使用相关数据进行仿真结果的验证;代码覆盖率分析使用的是vcs2009.6,达到了100%;综合使用的是Synopsys公司的DesignCompiler2007.03软件实现的,使用的脚本、约束文件均已打包,并且针对不同的工艺库,使用了不同的脚本文件,可以解压缩直接使用;后端布局布线时的时钟树的说明,使用的TCL脚本,DRC、LVS检查的规则,都生成了正式的文件,并配以说明;时序分析使用的是Synopsys公司的PrimeTime,有独立的脚本,可以直接运行;功耗分析使用的是Synopsys公司的PowerCompiler,经过分析也满足IP核的使用要求。以上IP核标准化过程中所产生的文档和文件,均使用商用转换器进行打包,可以直接解压缩使用,基本满足IP核标准化的要求。

2.3 仿真与分析

双模相关器IP核的仿真验证手段是多层次的,包括系统级、RTL级和FPGA平台级验证。首先是进行系统级仿真,建立双模相关器IP核的modelsim仿真环境,加以合适的激励,通过这组激励得到的最终结果和预期结果完全一致,证明双模相关器IP核的系统设计正确;其次搭建基于FPGA的原型验证环境,在原型机的验证环境中进行实际仿真测试,测试结果与系统级仿真相符,即设计满足了系统设计要求,进一步证明IP核系统设计的正确性;最后将可综合的代码替代FPGA代码,进行Modelsim的功能仿真,采用的激励与FPGA平台相同得到结果也一致,即证明了IP核逻辑设计的正确,之后再使用VCS对代码进行完备的仿真、综合,产生网表信息,最后对双模相关器进行IP化设计,完成双模相关器IP核的设计。下面对双模相关器IP核在Modelsim仿真环境下的逻辑功能仿真进行分析,尤其是对其中重要模块的波形做重点分析。

双模相关器IP核中的all_sat_recvchannels是双模相关器中所有通道的集合,是双模相关器IP核的主体模块,包括24个通道和一个C码捕获模块,每个通道就是将输入码流解析,产生相关的IQ两路数据和code码,送入C码捕获模块进行捕获,在对每一个通道的捕获过程中,对输入的数据分为10组进行捕获。其中的test_outc就是捕获的结果数据,C码捕获模块启动信号Acq_Start是由DSP配置进去的,当地址为全1时,会将数据总线的最低位(0位)配置为Acq_Start 。进行相关运算,50 μ s一次,一共进行100次运算,将运算值存入ram中。存入ram之后进行读取ram,每次读取20个数据进行运算,运算结果缓存为out_data ;每 50 μ s进行 8 次运算,一共需要20*50 μ s完成一组数据的运算。在运算到第10次,也就是最后一次运算的时候,会将运算结果进行比较,得到最大值,并且记录相应的地址。其中WR_Corr_Cnt_20为写ram的次数,1 ms中写20次;NonCoh_Cnt_10为非相干累计的次数,10次一循环,out_data 为非相干累积结果,最终在第10次非相干累计时,将得到的非相干值进行比较,在比较结束后,产生Compare_Done 脉冲将最大值附近的频谱输出。仿真结果得到的最大值是0E02,地址是143D,与使用FPGA原型验证平台运行相同激励得到的结果,以及与预期结果相一致,验证了双模相关器IP核设计的正确。

3 结束语

实现Galileo和GPS接收系统的兼容,可有效提高卫星导航在北半球高纬度地区的可用性、提高卫星导航业务的灵敏度、改善卫星导航在城市地区的可用性。因此多种导航定位系统的兼容接收已成为发展趋势,但同时也面临着挑战,挑战之一是基于SoC应用的双模相关器IP核的设计。对Galileo/GPS双模相关器IP核进行了分析设计,并进行了仿真验证和分析,可为本领域的设计人员提供有益的借鉴,同时也可应用于双模导航定位接收机中,具有很好的实用价值。

[1]马 瑞,马颖莉.Galileo/GPS系统组合导航的定位算法研究[J].遥测遥控,2009(1):7-11.

[2]邢兆栋,赵维刚.基于NIOSII的多模导航接收机跟踪环路[J].无线电工程,2009(8):32-37.

[3]车 斐.多卫星导航系统组合定位解算[J].无线电工程,2007(3):34-35.

[4]翟 艳,杨银堂,朱樟明,等.一种基于SoC应用的 Railto-Rail运算放大器IP核[J].西安电子科技大学学报,2005(1):112-115.

[5]唐重林,柴常春,程春来.基于SoC应用的运算放大器IP核设计[J].微计算机信息,2008(20):167-169.