合并单元的一种高效低成本实用设计方案

刘 春

（上海电力学院，上海 200090）

1 引言

IEC61850标准将变电站自动化系统的逻辑结构由上而下分为3个层次，即站控层、间隔层和过程层。IEC61850-9规定了过程层设备（电子式互感器）与间隔层设备（二次侧）接口的重要组成部分—合并单元，其主要任务是对采集的12路电压、电流信息按照规定的格式传输给二次保护、控制设备，除此之外，合并单元发送的报文中还包括一些标志采样值是否有效的状态信息、同步信息和设备维护信息等。

本文针对合并单元提出了一种高效率、低成本的实现方法，给出了较详细的硬件设计方案和部分软件流程图，并对合并单元传输采样值传输规范是采用IEC61850-9-1还是9-2的问题进行了初步的探讨，为工程实际应用提供一定的参考。

2 合并单元的功能模型

合并单元的功能模型如图1所示。

各模块的功能描述如下：

（1）多路数据采集处理模块

其主要任务是根据电站秒脉冲来控制采样时刻， 然后将数据收集组帧。值得注意的是合并单元并不一定要承担A/D的任务，有可能A/D采集在电子式互感器里面完成，再将V/F脉冲信号发送至送到合并单元，也可能是模拟信号直接与合并单元相连。总之连接的物理介质和信号方式是不限定的。

图1 合并单元的功能模型

（2）同步功能模块

二次设备需要的电流和电压信息必须是同一时间点上采得的，但这些信息可能来自不同的设备间隔。因此，同步模块的功能包含两个方面：一是使得站内各个合并单元之间实现同步，二是使得连接在同一合并单元的互感器的采样数据之间实现同步。合并单元的同步一般可以由 GPS按 1 秒钟一次的频率发出时钟信号，同步所有合并单元的数据采集起始点。采样数据的同步可以采用插值法或者同步脉冲法。插值计算是由二次设备完成的，根据互感器提供的若干个时间点上的采样值，通过插值计算得到需要的时间点上的电压或电流值，同步脉冲法则是使用统一的同步脉冲信号，电子式互感器在送出的采样值中打上时标，提供给二次设备。同步脉冲可以通过主时钟获得。实际应用中可将两种方案结合起来。

（3）同步源异常警告

同步源丢失是非常危险的事情，这意味着各个合并单元收集到的数据将没有统一时间标准，也就意味着相与相之间，变压器出线与进线之间相差会产生测量错误，保护设备将会发出保护指令跳闸，造成停电事故。因此，当外部时钟丢失时，必须要能够警告二次保护设备，并且自身利用锁相环保持A/D采样时间间隔。

（4）串行发送模块

其功能是采用 IEC61850-9描述的以太网接入方式， 使用同步脉冲得到时间连续的一次电流和电压及抽样信号，并将采集到的数据打上时间、逻辑节点名等标签后，按照IEC61850-9-1/2的规定格式进入缓冲区，再按照ISO/IEC 8802.3协议规定的帧格式进行数据封装，实现数据传输[1]。

3 硬件设计

合并单元的硬件包括同步模块、模拟信号输入隔离、前置信号处理电路、A/D转换模块、缓冲器、控制器、网络模块、100Base-Fx模块等。在设计的时候，除了实现应有的功能和保障性能参数以外，还着重考虑了成本。合并单元硬件结构如图2所示。

图2 合并单元硬件结构

其中信号输入隔离主要是针对 IEC6100-4-4标准中对信号和控制端口施加电快速瞬变脉冲群、IEC6100-4-6中施加的射频传导共模调幅以及TC77中施加工频共模干扰作出的安全保障，同时也能降低本设备对外界的干扰。

前置信号处理电路包括信号的直流偏置、放大、移相和滤波等环节，将隔离过来的信号处理成适合A/D转换输入的信号。

同步模块由CPLD构成，其主要功能是接收同步接口的同步脉冲，然后重新确定ADC触发脉冲的起始位置。首先由网络模块将需要分频的系数写至装载区，由计数器进行同步装载，然后重开始计数，达到预设值后发出触发脉冲，然后重新装载初始化数值。接收到同步脉冲时，则强行将计数值调整到能发出触发脉冲的预定数值，再重新开始装载计数。由于ADC需要转换时间，所以每一个触发脉冲发出后，需调整触发脉宽，然后将脉冲分配出去，16位计数器将脉冲分配的次数记录在寄存器里供网络模块读取。如果没有同步置数脉冲，计数器根据软件预置数进行循环计数，有同步脉冲则自动清零。

为了降低硬件的成本，这里采取了两方面的措施：

一是对A/D转换电路进行了特别的设计。12通道A/D转换器由6片两路16位的C8051F064型号高速 MCU构成，转换速率可达到 1Msps。与常见的伪同步采样不同，这里省掉了采样保持，直接将前置电路处理过的信号送入 MCU内部的的 ADC中，由 MCU的 ADC保持连续的跟踪，一旦有触发信号，就在其上升沿开始进行数据转换。触发信号由同步模块发出，12个通道即统一启动转换。选择 MCU做信号采集，不仅采集精度有保障，而且每一个 MCU里面有两个 ADC，并带有 FLASH、RAM和内部晶振，基本不需要外部器件，且接口及其丰富，完全可以用作两个16位宽度的并口。这样的1片MCU市场价格约120元，12路数据采集通道只需6片，共720元，而同样精度和采样率、带采保的ADC再加上做为缓冲的16位双口RAM，价格在4500元以上。

二是采用了缓冲器。系统中存在3.3V和5V两种电平，这两种电平之间的连接采用缓冲器来代替支持双电压系统的16位双口RAM，也能有效地节约成本。缓冲器的另一作用是避免数据总线冲突拥挤。准备好的数据被排列在公用总线之后，没有控制器的命令不得放闸到总线。当所有数据准备好之后，控制器向网络模块发出中断申请，这时，网络模块通过PC104总线可以将16位12个通道的数据连续读出。

网络模块由嵌入式 0x86兼容机构成，主频300MHz，带10M/100M自适应网口和PC104总线接口，拥有 16Mbytes/s的数据吞吐量，可满足此合并单元支持最高10K的采样率的要求。网络模块的主要功能是发送数据，当采集的数据经 PC104总线传递来之后，按照 IEC61850-9-1规定的帧格式组帧，然后经 PCI总线送入RTL8139C网卡的发送区。此外，由于A/D转换中采用了多片MCU，就必须要有看门狗来监视各MCU的CPU，以便在遇到强干扰，程序指针出现异常时能够让它们重新开始同步工作。每一个MCU都有自己的看门狗，但是不能做到协调一致，在此将每一个MCU的复位线引到网络模块的并口，作为看门狗复位接口。在正常情况下，每一个MCU都同步发出中断请求信号，所有信号相与，然后送给网络模块。当1个MCU出现问题时，在均匀间隔时间上的中断请求信号就会消失，只要检测到中断请求消失，就启动看门狗，由并口发送复位信号给所有的MCU，让其重新开始运行程序[1]。

4 软件设计

合并单元的软件包括配置软件、嵌入式工控机软件和MCU软件。

配置软件位于合并单元外部，用于配置采样频率和IEC61850-9-1帧结构中的一些字节等。

嵌入式工控机与采集板嵌合在一起，其功能包括：

（1）接收数据采集板缓冲区的数据，按照IEC61850-9-1规定的格式组帧后送入RTL8139C的数据发送缓冲区，按照IEEE802.3的协议将数据通过100M以太网发送出去。

（2）控制看门狗喂狗时间，保证软件在运行出错时恢复时间不超过两个中断时间。

（3）将配置软件中准备调整ADC精度的值通过重构的SPI总线传送到数采板上的每个CPU。

（4）对数采板线路进行故障智能诊断，发生故障时报警。

MCU软件主要是实现数据采集、FIFO数据移位、测试线路和接受配置数据等功能。

限于篇幅，这里只给出 MCU软件的流程图，如图3所示。

数据采集处理单元通过缓冲器与串口发送模块交换数据。串口发送模块响应 1kHz的外部中断信号，从外存储器中读取实时数据，封装成IEEE802.3帧，通过100BASE-Fx以太网端口发送。以太网控制器的初始化由底层函数完成[1]。

图3 MCU软件流程图

5 IEC61850-9-1与9-2的比较

对于合并单元的采样值传输服务功能，IEC61850标准划分了 2种不同的映射方法，即IEC61850-9-1和IEC61850-9-2部分[2]。二者在通信方式、对 ACSI模型的支持、SCSM映射方式等方面各有优缺点。在实际工程应用中，选择IEC61850-9-1还是IEC61850-9-2来实现合并单元的采样值传输服务是一个值得探讨的问题。

IEC61850-9-1规定了通过单向多路点对点串行通信链路的采样值传输方式，只需考虑传送介质的带宽和接受方CPU处理数据的能力，而不用担心数据流量对于其他间隔设备传输的影响，因为它并没有通过网络与其他间隔共享网络带宽。在这种传输方式下，地址域以全部由“1”组成的以太网广播地址作为目标地址的缺省值，因此发送侧没有必要进行地址配置。IEC61850-9-2则采用了过程层网络总线传输介质，直接访问 ISO/IEC802.3链路，传输时需要考虑网络传输流量的控制。与9-1相比，9-2能更加彻底地实施变电站过程总线的数字化，它要求将 MU装置及数字化测控、保护装置包含于同一个交换式以太网上，这就对网络交换机及 MU装置及数字化测控、保护装置的网络性能提出了很高的要求。

IEC61850-9-1规定合并单元输入通道为 12路，采用专用数据集；帧格式固定，不允许改变，采用广播或组播的方法；自定义数据默认方式，仅有采样值报文；9-1 仅支持报文传输服务（SendMSVMessage），而不支持 MSVCB 控制块属性的读和设置服务。因此9-1的映射方法相对固定、简单，相对容易实现，但对ASCI模型的支持不够完备。

IEC61850-9-2部分除了支持直接映射到数据链路层的“SendMSVMessage”服务外，还支持向MMS的映射，通过“GetMSVCBValues/SetMSVCBVlaues”等控制服务可重新设定输入通道数、采样频率等参数，支持对数据集的更改和对数据对象的直接访问，帧格式可灵活定义，并支持单播方式和采样值报文。因此IEC61850-9-2的映射方法更为灵活，对ASCI模型的支持也更加完备[3]。但由于MMS协议的复杂性，9-2实现起来有一定的难度。

目前国内的已投运的数字化变电站基本都采用的是 9-1标准，9-2标准工程实际应用还较少。鉴于本文中合并单元项目的实际情况，采用了相对简单的9-1标准。但笔者认为，随着网络技术的发展，9-2标准将成为大势所趋。

6 结论

合并单元是数字化变电站中过程层设备（电子式互感器）和间隔层设备接口的重要组成部分。本文对合并单元的设计方案选择 MCU来进行数据采集，省掉了昂贵的采保，又采用缓冲器来代替了支持双电压系统的RAM，既保证了性能又大大降低了成本，具有较高的实用价值。作为合并单元采样值传输规范，IEC61850-9-1具有映射方法相对固定，较易实现等特点，但对ASCI模型的支持不够完备，而IEC61850-9-2的映射方法更为灵活，对ASCI模型的支持也更加完备。

[1] 冯凯.基于 IEC61850过程层合并单元的设计与实现[M]. 武汉:华中科技大学,2005:16-55.

[2] 梁晓兵,周捷,杨永标,沈健,谢黎,周斌,基于 IEC61850的新型合并单元的研制[J]. 电力系统自动化,2007,31(7):85-89.

[3] 郑新才,施鲁宁,杨光,刘继安,IEC61850标准下采样值传输规范9-1、9-2的对比和分析[J].电力系统保护与控制,2008,36(18):47-50.

[4] 沈健,黄晓峰,高贵旺,徐石明,丁杰,黄国方,数字化变电站的关键技术[J]. 江苏电机工程,2007,26(增刊):1-4.

[5] 谢经东,李红斌,刘曲波,燕沙,一种基于 FPGA&DSP合并单元的实现方案[J].电气应用,2007,26(6):43-46.