CMOS数控振荡器设计

周国飞，龚 敏，邬齐荣

（四川大学物理科学与技术学院微电子技术四川省重点实验室，成都 610064）

1 引言

随着数字信号处理越来越广泛的应用，数字锁相环DPLL（Digital Phase Lock Loop）在现代集成电路设计中也越来越普遍，特别是在数字信号处理器DSP和微处理器这类高性能数字电路应用中，数字锁相环更是一种必不可少的电路。与传统的模拟锁相环（Analog Phase-Locked Loop）相比，由于数字锁相环较少采用高阻值电阻、电容以及电感等非线性器件，可以采用与高速数字逻辑电路相兼容的制造工艺来设计和制造，也更加容易在数字系统中应用。

一个典型的数字锁相环结构如图1所示[1]，数控振荡器DCO（Digital-Controlled Oscillator）是其中最关键和核心的部分。数控振荡器DCO输出了可变频率的振荡波形，决定了整个锁相环的噪声性能和功耗。数字时间转换器（Ti me-t o-D ig it al Converter）输出了参考时钟和反馈来的输出时钟之间的相位差，一个数字环形滤波器（Digital Loop Filter）代替了模拟环形滤波器来控制DCO，由与参考时钟的相位差来控制DCO输出或高或低的振荡频率，输出振荡信号由负反馈送到数字时间转换器，使相位差减小，最终让输出信号频率与参考时钟频率一致，即达到相位锁定。整个DCO因此不再需要含有电容或电感，同时也减少漏电流和电源噪音的问题。

2 电路结构和原理

数控振荡器有多种实现结构，本文设计了一种完全采用静态CMOS逻辑电路的DCO结构，该DCO基于由CMOS反相器构成的环形振荡器，其电路结构如图2所示。

如图2所示，每一级环形振荡器均是5个CMOS反相器串联，并构成闭环负反馈回路，每个反相器的输出也与下一级环形振荡器对应的反相器输出相连。根据巴克豪森准则：振荡器要产生振荡，那么环路增益必须大于等于一且总相移有360°。因此环路中进行反相的次数必须是奇数，三个以上的奇数个CMOS反相器串联闭环回路，在一个微小的激励下都能够产生振荡。单级环形振荡器的振荡频率由反相器个数和其本征延迟决定，用n表示反相器个数，tr表示反相器上升沿延迟，tf表示反相器下降沿延迟，频率可以用下式表示为[2]：

反相器下降延迟tf和上升延迟tr根据下列公式定义[2]，式中Rn、Rp分别为图2（b）中反相器PMOS管M0、M1和NMOS管M2、M3的等效电阻，Cout为反相器输出电容。

设置电路中所有MOSFET的沟道长度都为90nm工艺设计规范的默认值0.1 μm。因为在常温下N沟道中的电子迁移率大约是P沟道中的空穴迁移率的2～3倍，因此设置PMOS管的宽度Wp是NMOS管宽度Wn的2倍，使反相器中NMOS管和PMOS管的等效电阻近似相等，即Rn=Rp，也就使tr=tf。

下降延迟tr和上升延迟tf相等可以让环形振荡器产生对称性比较好的波形，提高振荡器的抗噪声性能。

每一级的5个CMOS反相器由一个高电平有效的输入信号控制，同时打开或者关闭，让DCO中的环形振荡器逐级打开或者逐级关闭。当打开的环形振荡器级数越多，电路中的振荡电流越强，电路输出的振荡频率就越快。反之，当打开的环形振荡器级数越少，电路中的振荡电流减弱，但因为整个DCO中的环形振荡器总级数是一定的，因此整个DCO中的等效电容并没有减少，所以输出的振荡频率就会下降。因此，该数控振荡器是通过控制打开的环形振荡器级数，数字化地控制振荡频率，在DPLL中需要一个前置的数字环形滤波器提供输入信号，控制各级振荡器的打开或关闭。

当所有环形振荡器都打开时，无论该DCO中总共有多少级环形振荡器，DCO输出的振荡波形的最大频率fmax都为式（1）表示的单个环形振荡器振荡频率。输出的最小频率fmin也就是当只有一级环形振荡器打开时的DCO输出频率。由此分析，DCO的增益可以如下式表示，式中N为电路中总的环形振荡器级数：

由上述分析可见，当该DCO中具有的总的环形振荡器级数越多，可以输出的fmin越小，KDCO也越小，也就是每一级环形振荡器开关所控制的频率增减也越小，振荡器线性度也就越好。

3 仿真结果

本文基于STMicroelectronics的90nm CMOS混合信号工艺，采用Cadence Virtuoso设计软件，使用Analog Environment中的Spectre仿真器进行仿真。由于电路完全与数字集成电路工艺兼容，因此也可以采用诸如硬件描述语言来设计电路。

由32级环形振荡器构成的数控振荡器DCO在Cadence Virtuoso中的仿真电路如图3所示，在本文的仿真中，是使用直流电压作为控制DCO各级环形振荡器打开或者关闭的输入信号。

电路中电源电压VDD=1.2V，所有MOSFET均采用9 0 n m工艺库中的标准电压晶体管S V T（Standard Voltage Transistor），其阈值电压为Vthn=0.3V，|Vthp|=0.3V。当32级环形振荡器逐级打开，数控振荡器输出波形的振荡频率也逐级上升，整个数控振荡器的频率调节范围如图4所示。

当32级DCO中的18级环形振荡器打开的时候，DCO的相位噪声如图5所示。相位噪声由Spectre仿真器的pss分析和pnoise分析测得。

该32级数控振荡器的相位噪声和功耗如表1所示，随着环形振荡器逐级打开，相位噪声和功耗都明显上升，这是获得高频率输出波形所付出的性能代价。先测得单个反相器的平均电流，测得各个打开的反相器平均电流均约为14 μA，由下式可以得到电路的总功耗，式中N为打开的环形振荡器级数。

为了研究环形振荡器级数对频率调节范围的影响，将数控振荡器的级数减少至18级或12级，再分别测试其频率调节范围。三种不同级数数控振荡器调节范围的对比如图6所示，不同级数的数控振荡器fmax相等，但fmin随着数控振荡器的总级数增加而减小，且KDCO也变小，调节线性度更好。

进一步测试器件尺寸对数控振荡器性能的影响，当器件宽度Wn和Wp增加，反相器中的平均电流增加，可以输出更高的频率并减小电路中器件噪声导致的相位噪声，这对高性能电路是有意义的，但电路功耗也随之增加。对于18级数控振荡器，保持电路中全部MOSFET的沟道长度不变，同时增大图2（b）中的NMOS管M2、M3的Wn和PMOS管M0、M1的Wp至原尺寸的1.5倍后测得的频率调节范围如图7所示，全部环形振荡器共18级打开后的DCO功耗 及相位噪声如表2所示。

4 结论

该数控振荡器结构采用全静态CMOS逻辑电路来设计，获得了线性度较好的频率调节范围，在90nm混合信号工艺条件下全DCO电路功耗在3mV左右，10MHz处相位噪声低于-110 dBc/Hz，性能相比传统LC压控振荡器有过之而无不及，非常适合应用于高性能数字电路中。在用该数控振荡器结构设计DPLL时，应进一步增加环形振荡器级数以提供线性度更好的可调输出频率范围，并需要前置数字环形滤波器提供相配合的控制信号。

［1］Robert Bogdan Staszewski.All-Digital Frequency Synthesizer in Deep-Submicron CMOS [M].A John Wiley & Sons,Inc, 2006.110-112.

［2］R.Jacob Baker.CMOS Circuit Design, Layout, and Simulation [M].Wiley, 2008.383.

［3］Jose A.Tierno, Alexander V.Rylyako, Daniel J.Friedman.A Wide Power Supply Range, Wide Tuning Range, All Static CMOS All Digital PLL in 65nm SOI [J].IEEE Journal of Soild-States Circuits, January 2008, 43（1）: 42-51.

［4］Behzad Razavi.Design of Analog CMOS Integrated Circuits [M].McGraw-Hill Companies Inc, 2001.483-491.