应对“后摩尔定律”的封装设备

李燕玲，于高洋，童志义

(中国电子科技集团公司第四十五研究所，北京 101601)

摩尔定律在自1965年发明以来的45年中，一直引领着世界半导体产业向实现更低的成本、更大的市场、更高的经济效益前进。然而，随着半导体技术逐渐逼近硅工艺尺寸极限，摩尔定律原导出的“IC的集成度约每隔18个月翻1倍，而性能也将提升1倍”的规律将不再适用。为此，国际半导体技术路线图组织(ITRS)在2005年的技术路线图中，即提出了“后摩尔定律”(More-than-Moore)的概念。近年的技术路线图更清晰地展现了这种摩尔定律与“后摩尔定律”相结合的发展趋势，并认为“后摩尔定律”在应用中的比重会越来越大。

ITRS组织针对半导体产业近期 (2007～2015年)和远期(2016～2022年)的挑战，在技术路线制定上，提出选择两种发展方式：一是，继续沿着摩尔定律按比例缩小的方向前进，专注于硅基CMOS技术；二是，按“后摩尔定律”的多重技术创新应用向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和非硅基等技术相结合，以提供完整的解决方案来应对和满足层出不穷的新市场发展。其中，“后摩尔定律”技术被业界认为，其在IC产品创新开发中的比重将越来越凸显(如图1所示)。

图1 “超越摩尔定律”的新兴范式(来源：NXP)

当前，半导体业现处于32 nm制程时代，预估到2019年左右会进入16 nm制程。在这种情况下，电子电路技术和电路设计的概念将进入一个新的发展阶段，电子封装技术在重要性和价值方面都将得到提升。在被称作“超越摩尔定律”的新兴范式下，无论物理上还是应用上，在Z轴方向组装都将变得越来越重要(见图1所示)。也许半导体产业仍然会维持摩尔定律(Moore’s Law)的发展速度，但这是通过封装技术的不断提升弥补了产业制程萎缩的瓶颈，封装业在半导体领域中的地位愈加凸显，而决不是处于从属地位。

“后摩尔定律”对半导体技术产业化发展具有强大的推动力。它一方面使半导体技术从过去投入巨额资金追随工艺节点的推进，转到投资市场应用及其解决方案上来；同时，从过去看重系统中的微处理器和存储器技术的发展趋势，转向封装技术、混合信号技术等综合技术创新；从过去的半导体公司与客户、供应商之间的一般买卖关系，转向建立紧密的战略联盟，形成大生态系统的关系；尤其是，3D集成技术中的硅直通孔 (Through-Silicon Via，TSV)封装技术，有可能引发世界半导体技术发展方式的根本性改变。

对比传统的摩尔定律，“后摩尔定律”并不是一个定律，因为它没有像摩尔定律那样提出某些业界可以遵循的数字化概念。但它也向我们揭示了一些新的趋势，即业界除了会延续摩尔定律对集成度、性能的追求外，还会利用更多的技术，例如，模拟/射频、高压电源、传感器和驱动器、生物芯片以及SiP封装技术等，提供具有更高附加价值的系统。

可以看出，后摩尔定律比传统的摩尔定律更为复杂。传统的摩尔定律要求业界投入大量的资金开发更先进的硅工艺，但后摩尔定律则需要业界将投资更多地转向客户定制方案，它所涉及的技术领域也更广。其中有两个重点的技术领域：一是封装技术，二是混合信号技术。

由于传统的摩尔定律只主导着一个系统中的处理器和存储器的发展趋势，这些器件可能只占系统总器件数目的10%。除了这些器件外，一个系统中还会有电源、天线、滤波器、传感器和驱动电路、转换器、开关以及电阻和电容。如果一味地将这些技术集成到单芯片中，实现的效果可能会并不理想，因此业界正以很大的热情去开发SiP(系统级封装)等封装技术。除了封装技术以外，混合信号半导体技术、MEMS技术、化学、生物技术都将会与CMOS逻辑技术相融合，去提供一个微系统。

1 半导体封装驱动摩尔定律持续前进

半导体业现处于32 nm制程时代，预估到2019年左右会进入16 nm制程。设计一款45 nm SoC,非人工花费就达2000～5000万美元，而32 nm预计是7500～12000万美元。而一款130nmSoC，仅需不到500万美元。即便是年收入超过20亿美元的IC设计公司也可能无力负担如此高昂的成本，而全球年收入超过20亿美元的IC设计公司不超过10家。也就是说绝大多数IC设计公司都不可能进入45 nm或32 nm时代。也许半导体产业仍然会维持摩尔定律(Moore’s Law)的速度前进，因为封装产业弥补了制程萎缩的瓶颈，封装产业将在后摩尔定律时代大放异彩，而决不是处于从属地位。

尽管摩尔定律仍持续前进，可是却呈现有放慢的趋势。半导体业现在处于32 nm制程时代，预估到2019年左右会进入16 nm制程，这期间相差了约11年。然而，愈来愈多的业者试图打破摩尔定律，寻找如何能提升技术效益的方法。新一代的封装技术如堆叠式、硅通孔 (Through Silicon Via；TSV)等出现。通过三维空间堆叠，以增加裸芯片容量，补足摩尔定律放缓的问题。封装业者相信，他们能够扮演推动产业下一代成长的主要角色。

近年来封装业的技术成长速度已胜过其它半导体业者。封装产业的发展，在过去五年的封装型态数量即比过去5～10年间快了4～5倍。因此，当封装及测试正在不断进步的同时，而前段制程产业的进步速度则在放慢。

由于投资于新一代尖端制程的设计成本相当庞大，而设计也愈趋复杂。再者，现今市场是由消费性电子市场所主导，也就是说，消费者要求且期待的是便宜、小巧及功能更强的产品。因此，半导体销售业者寻求的是更独特的设计或封装方式。目前最普遍的封装方式为在一芯片上综合所有技术于系统单芯片(SoC)内，而封装公司也已确实设计出附带多功能芯片的解决方案。

封装技术发展的趋势在于“向厚度空间发展”，封装厂已提供3D封装方案，以系统级封装(SiP)为例，通过引线键合的方式连接芯片做堆叠，节省了模块的空间。半导体业者可依其需求选择SoC，或是3D封装。一般来说，客户追求尺寸更小、功能更强的解决方案。但与此同时，业者也须考虑成本、效能、功能、产品面市、散热性及耗电性等其它因素。比如说，SoC所需之设计成本与时间相对较高，过程的掌控较为困难，相较之下，SiP技术的风险小，适合用于大量与可长时间整合的应用，但整体性能则受其连接器的长度影响。

然而，SiP已演进成可与SoC并驾齐驱的方法，为不同的市场需求提供比SoC更优秀的技术。个别的SiP比SoC在许多的应用上拥有更多整合上的弹性、更快的上市时间、更低的研发成本、更低的工程修改费用(NRE)及更低的产品成本。SiP并不是高阶、单晶及硅整合的替代品，而是与SoC互补的解决方案。

2 3D-TSV技术引领封装革命

现在一种最先进的硅通孔封装技术TSV(Through-Silicon Vias)出现了，也就是所谓的3D IC。这项技术将大幅度提高芯片的晶体管密度(立体密度)，使半导体产业可以超越摩尔定律的发展速度。在图像传感器、MEMS领域TSV已经大量出货，并将快速扩展到内存领域，成为半导体产业发展速度最快的领域。

TSV作为新一代封装互连技术，是通过在芯片和芯片之间，晶圆和晶圆之间制造垂直通孔，通过Z方向通孔实现互连，极大程度地缩短了芯片互连的长度，实现芯片间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够在三维方向使得堆叠密度最大，而外形尺寸最小，大大改善了芯片速度和低功耗性能。

3D集成的好处包括可获得更小的外形尺寸，增加封装密度，可以满足带宽要求，提高RF和功耗性能，降低成本。可靠性也是它的一大优势，因为可以利用3D TSV取代引线键合或倒装互连，利用3D堆叠晶圆级光学元件取代注塑模透镜模组，通过若干层的垂直集成，可制造出可靠性更高的系统。此外，3D技术还能够有力推动新系统在汽车、电信和消费市场等环境恶劣且空间受限的应用环境中的使用。

目前WL-CSP CMOS图像传感器将从边缘互连结构转向真正的3D-TSV架构。根据开发方案的具体要求，通孔将被部分填充铜或者是完全填充多晶硅或钨。I/O的数目将扩大至每芯片数百互连，同时有在图像传感器下堆叠DSP的趋势。3D技术还有益于MEMS与其ASIC的整合。无线系统级封装(SiP)将能够整合不同光刻节点的异质层和不同基板。

3D晶圆级封装平台已投入使用，可用背面有通孔的晶圆来生产CMOS图像传感器。它的应用范围还将扩展到功率放大器模块。而且，针对堆叠存储器和逻辑芯片的3D TSV堆叠平台也在开发中。向前通孔(Via-First)结构转变是另一个发展趋势，目前通孔直径可小至1～5μm，互连数目可达每芯片500～2000。同时，一些MEMS应用也开始采用3D内插器模块平台来整合ASIC和MEMS芯片。这种技术平台还可能运用到许多SiP中。

3D集成实际上是一种系统级集成结构，其中的TSV技术，是芯片制造与封装技术相融合的集成技术。据市场研究机构Yole Developpement统计，到2013年，TSV市场规模将从目前的不足3亿美元扩展到20亿美元以上，是半导体产业发展速度最快的领域。其中59%的3D系统级集成结构(图2所示)，将采用多层平面器件的堆叠形式，并经由穿透硅通孔(TSV)的半导体工艺连接起来；到2015年，3D-TSV晶圆的出货量将达数百万片，并可能对25%的存储器业务产生影响。2015年，除了存储器，3D-TSV晶圆在整个半导体产业的份额也将超过6%。同时，还将促进相关设备和材料的推陈出新，它们的市场规模也将分别在2013年和2015年达到10亿美元。

图2 TSV市场规模

3 中段制程的来临

传统的封装技术要承担每个芯片的制造成本。晶圆经过划片工艺之后，接下来就要在每一个分好的独立芯片上完成管芯粘贴，引线键合和密封处理等工艺步骤。随着芯片的不断缩小，每个晶圆的封装成本很可能会提高。为了从某种程度上将这一成本的影响降到最小，目前已从划片之前的晶圆就开始越来越多地融入封装工艺步骤了。

就半导体产业链而言，整体产业将划分成前、中、后段制程。前段制程(Front-end)涵盖IC设计与晶圆制造，中段(middle-end)包含晶圆研磨薄化、重新布线(Redistribution Layer;RDL)、凸点制作及3D TSV等制程，其中后钝化层包括再分配层、应力缓冲层、焊料凸点淀积层及其它等。而后段(Backend)则为封装与测试。

中段的凸点制作种类多元，制程相当复杂，包括焊料凸点或铜凸点及后续的布线等制程。在未来3D集成技术持续发展下，MEMS与无线通信芯片功能将被整合在单一SiP封装平台。可以预见MEMS与DRAM产业将进行大洗牌，封测大厂的中段时代已经来临，封装业将进入一个全盛的百花齐放时代。

4 应对“后摩尔定律”的封装设备

半导体及集成电路封装与其装备有着十分密切的关系。装备是封装的基础和保证，一代装备造就一代集成电路及一代封装。后道封装线中四要素——设备、工艺、材料和环境这种相互依存、相互促进、共同发展。

国际上，插装型的封装如DIP所占的市场份额越来越小，制造DIP的封装设备正在减少，而表面安装型的封装所占份额越来越多，PQFP、SOP、PBGA的封装设备已成为主流。近年来，CSP、3D叠层封装的制造设备呈现强劲的增长势头。以SiP、POP、3D叠层封装为代表的先进封装技术已成为当今引领整个半导体产业向更高阶段发展，进入了二次集成的新技术时代。

随着全球电子信息技术的飞速发展，电子产品封装的重要性和电子产品封装工艺设备的作用和地位日渐突出。为满足不同工艺阶段的封装需求，各封装工艺设备的性能也在不断地创新和提高，工艺被更多的物化在设备之中，涌现出了许多提供“总体解决方案”的封装工艺设备。

目前，装备制造商的职责已发生了根本性的转变，在20世纪70年代只是单纯地提供硬件设备，进入80年代后既要提供硬件设备又要提供软件(含工艺菜单)。到了90年代，设备制造商除了要提供硬件设备、软件外，还要承担工艺控制。进入21世纪后，装备制造商除了要提供硬件设备、软件及工艺控制外，还将承担工艺集成服务在内的总体解决方案。这种模式已经成为设备开发中的一种变革。

5 TSV封装设备

目前TSV技术还正处在研究阶段,并且己有少量产品开始使用。EV Group,SUSS MicroTec and Semitool等设备厂家均在开发TSV技术。己经开始销售不少与TSV技术相关的设备。

尽管TSV制程的集成方式非常多，但都面临一个共同的难题，大多数情况下TSV制作都需要打通不同材料层，包括硅材料、IC中各种绝缘层或导电的薄膜层。刻蚀工艺是关键，晶圆减薄、晶圆分割和晶圆键合、以及测量和检测等也都是目前技术开发的热点。

实际上与TSV技术相关的封装设备有芯片减薄；PVD技术淀积；CVD氧化层；CMP阻隔层；铜电镀工艺，对通孔进行填充；RIE等离子体刻蚀；增强型溅射设备；由于电镀成本大大低于PVD/CVD,通孔填充一般采用电镀铜的方法实现。其中芯片减薄；RIE等离子体深硅刻蚀、铜电镀及CMP平坦化是叠层3D封装的关键工艺设备。

5.1 深硅蚀刻(DSE)设备

深层反应离子刻蚀工艺(DRIE)是基于“Bosch工艺”的原理(也被称作“切换式刻蚀工艺”)，可以提供一种极好的各向异性的高速刻蚀硅的方法，同时保持非常高的刻蚀抗蚀剂选择比。这个方法是在等离子刻蚀系统中，循序重复刻蚀和聚合物淀积步骤。聚合物淀积步骤会在硅导孔侧壁上形成防护膜，防止侧向刻蚀。刻蚀步骤是被优化的，先从刻蚀结构底部去除沉积聚合物，接着以高刻蚀速率刻蚀其下的硅。?在淀积步骤中，C4F8被用来在所有暴露表面下沉积抗蚀刻的聚合物。在下一步蚀刻步骤之前，聚合物从深孔底部被各向异性地去除(侧壁仍有聚合物保护)，这样以便在通孔蚀刻过程中，侧壁可以防止横向蚀刻而受到保护。如此，通过一系列各向异性的蚀刻和淀积得到近似垂直的蚀刻剖面，而侧壁产生微小的类似缺口和小扇形的特点，导致了通孔侧壁的粗糙度(见图3)。

整合的深硅蚀刻 (DSE)/和先进的定向溅射工艺的开发，能用来提供更佳的通孔底部和侧壁金属覆盖特性，甚至对于深宽比高达30:1的垂直侧壁形貌也能达到很好的覆盖率。Oerlikon公司深硅蚀刻(DSE)系统(见图4)能在晶圆上刻蚀平滑的通孔，而无侧壁垂悬物和小扇形边。这使物理气相沉积(PVD)金属薄膜层的连续覆盖具有可行性。在深宽比30:1特性下，底部金属连续覆盖率仍可达9%，再通过电镀能提供足够的并行填充。该过程能克服物理气相沉积(PVD)和铜电镀金属化在当前3D封装应用中的局限性。

图3 蚀刻和淀积工艺时间的不同引起侧壁粗糙度的变化

图4 Oerlikon公司VERSALINETM蚀刻系统

用于三维IC的TSV刻蚀设备必须将刻蚀腔体清洗步骤设计成常规清洗流程，使设备能够在生产和清洗模式之间迅速转换，使得腔室始终保持纯净状态，同时满足高量产对速度、工艺可预见性和工艺重复的要求；这类刻蚀系统还必须具有单台设备刻蚀所有材料的工艺处理能力，尽可能减小设备和设施的成本，消除工艺转移和排队造成的延迟，为客户在产能和设备拥有成本方面提供竞争力。另外，由于目前高端IC产品都使用300mm晶圆，保证晶圆表面工艺处理的均匀性，TSV的刻蚀需要使用感应耦合等离子源（ICP）。图5所示为采用Lam Research公司的Syndio 2300刻蚀系统处理的300mm晶圆TSV SEM照片。刻蚀层包括60μm厚硅材料和0.5μm的氧化层，晶圆中心(左)与边缘处（右）的图形显示了良好的刻蚀均匀性。

图5 300mm晶圆中心(左)与边缘(右)处的TSV SEM照片

5.2 组合式刻蚀系统

TSV制造工艺的细节取决于不同的集成选择。除了通孔的尺寸和形状之外，还需要考虑通孔需要穿透哪些材料以及避免等离子造成损伤。通常，不同的材料需要不同的刻蚀气体和不同的等离子条件。要制作穿透不同材料的通孔，可以通过晶圆在不同的反应腔体之间的转移(集成处理)来实现，而每个反应腔体都使用不同气体而且通常拥有不同设计，也可以通过在同一个反应腔内改变化学气体(原位处理)来实现。图6展示了Oerlikon公司用于300mm晶圆先进封装和背面金属化的模块组合式刻蚀平台，它由集成2个片架台和6个工艺模块的8个接口组成。图7给出了AVIZA公司开发的Versalis fxP 200/300mm工艺平台，是专为利用硅通孔技术加工三维封装集成电路而设计，包括蚀刻、PVD及CVD设备。

图6 Oerlikon公司CLUSTERLINETM300刻蚀平台

图7 Versalis fxP 200/300mm组合式TSV工艺平台

亚微纳技术公司(AVIZA Technology）为三维封装推出Versalis fxP系统 (见图8)。它是一个200/300mm集群系统，专为利用硅通孔（TSV）技术制造三维集成电路而设计。亚微纳公司在开发此类独一无二的研发用工艺整合解决方案方面处于领先地位，该技术可包含数个不同工序，包括蚀刻、PVD及CVD，其目的是为了提供快速制造出功能性三维集成电路并加速此类产品市场投入的速度。

AVIZA公司正在积极推进对于TSV研发和试产，理想的方案是拥有完成TSV所需的四大独立关键工艺步骤的成套整合设备：TSV刻蚀、CVD衬垫、衬垫刻蚀及PVD，由于能够在一个平台上将这些工艺无缝地转移到生产环境中，允许研发者连接各自独立的工艺而不破坏真空；整合系统避免了因工艺问题导致的各设备厂商反馈延迟，及时发现问题并优化、配置置入生产系统，客户能够以高性价比和高效率的方式开发TSV制程，这在传统配置型的单一制程系统上是无法实现的。

该公司的Versalis fxP平台最多能够连接6个加工模块，每个独立模块都经过了应用于多种产品生产上的验证，如在晶圆片上的封装、MEMS以及Power IC等，集合了电镀所需的已开通孔的关键工艺。同时提供TSV量产时所需的最大生产力，可以通过将独立制程模块分拆、安装在额外处理器上实现，每个模块专门负责各自独立的工艺。

5.3 晶圆减薄设备

晶圆减薄技术，在芯片叠层封装技术方面是至关重要的，因为它降低了封装高度，并能够使芯片叠加而不增加芯片叠层封装的总高度。智能卡和RFID是体现薄型晶圆各项要求最薄的单芯片应用形式。

晶圆的减薄技术目前一般综合采用研磨、深反应离子刻蚀法(DRIE)和化学机械抛光法(CMP)等工艺，通常减薄到小于50μm，当今可减薄至10～15μm，为确保电路的性能和芯片的可靠性，业内人士认为晶圆减薄的极限为20μm左右。

图8 fxPTM单片蚀刻、PVD及CVD集群系统

5.3.1 晶圆的磨削减薄设备

目前业界的主流解决方案是采用东京精密公司所率先倡导的一体机思路，将晶圆的磨削、抛光、保护膜去除、划片膜粘贴等工序集合在一台设备内，通过独创的机械式搬送系统使晶圆从磨片一直到粘贴划片膜为止始终被吸在真空吸盘上，保持平整状态。当晶圆被粘贴到划片膜上后，比划片膜厚还薄的晶圆会顺从膜的形状而保持平整，不再发生翘曲、下垂等问题，从而解决了搬送的难题。

东京精密公司的PG200/300RM减薄机配置了磨片和抛光的集成体。通过一个带有4个真空吸盘的大圆盘回转台的360°顺时针旋转，使晶圆在不用离开真空吸盘的情况下就可以顺次移送到粗磨、精磨、抛光等不同的加工位，完成整个减薄的过程。这一独创的设计完全克服了磨片后晶圆的严重翘曲所造成的难以搬送到抛光机的问题。同时也避免了磨片后的严重翘曲使表面损伤扩大，进而破裂的危险。

超薄化工艺的主要问题有两方面：(1)磨片工艺产生的损伤层的去除及应力减小；(2)磨片工艺到划片膜贴膜工艺之间各工序间晶圆的传运。东京精密公司倡导的一体机解决方案，很好地解决了上述问题，并成为了量产中超薄晶圆工艺的主流选择。

为了满足减薄精加工研削时的要求，作为在设备方面的重要应对方法之一就是如何把因减薄加工导致机械强度下降而变得极其容易破损的晶片安全地在各设备之间进行传输。

在搬运系统中除了使用与晶片直径相同的传输吸盘以外，还采用了可清洁吸盘表面，防止晶片与吸盘之间粘附颗粒状污物的清洗功能。另外，在整个传输过程中尽量避开手动方式，采用了从研削、DAF胶膜粘贴、切割框架粘贴、到表面保护薄膜剥离等一系列工序的一体化晶圆减薄系统(见图9)，从而能够有效地解决晶片破损的问题。

5.3.2 临时键合与解键合设备

临时键合概念：首先，载体晶圆为薄晶圆提供了机械上的支持保护，这样就可以通过标准晶圆制造厂的设备来进行背面处理。对于非常薄的晶圆，实现了整体的晶圆级的工艺处理。因此，通过临时键合和解键合技术，利用晶圆厂的每台设备都能够处理薄晶圆，而无需重新改装设备，而且不需特殊的终止受动器、夹具或晶圆盒。事实上，用于厚晶圆的工艺也可用于堆叠晶圆的键合。

图9 一体化晶圆减薄系统

此外，可根据技术发展蓝图，将这种方法升级，从而实现更薄晶圆的量产和不同产品的设计，并实现与多个金属层相关联的不同晶圆压力水平，等等。因此，临时键合概念确保了利用制造厂现有的设备来处理薄晶圆。

图10 临时键合超薄晶圆的工艺流程

EV Group携手Brewer Science共同开发了一个全面的解决方案(见图10所示)，包括工艺过程、材料以及设备。Brewer Science是聚合物工程方面的专业供应商，该公司已开发了一种新的高温可旋转喷涂的粘合剂，主要用于临时键合，名为Wafer-BOND HT的晶圆键合系列和WaferBOND HT 250材料。这种材料是一种商业可用的材料，实现了在220℃的高温范围内处理晶圆，并能够持续较长一段时间。接下来，在完成背面处理之后，将器件晶圆从载带上解键合分离。这种热塑材料，能够允许“滑动”键合分离机制。虽然它的速度很快，但对于薄晶圆来说，仍然不失为一个相当缓和的工艺过程，能够避免晶圆破损的风险。最后，通过使用标准的极性溶剂，能够很轻松地清洁晶圆。

图11所示为EVG850临时键合/解键合系统，EVG公司与Brewer Science共同开发的Wafer-BOND HT晶圆键合系列粘合剂已经取得了EMC3D联盟的认证，实现了面向硅通孔制造的薄晶圆工艺。

图11 EVG 850临时键合/解键合系统

5.3.3 TAIKO减薄技术

图12所示是DISCO公司开发的晶片背面研削的新技术。这项技术和以往的背面研削不同，在对晶片进行研削时，将保留晶片外围的边缘部分(约3mm左右)，只对圆内进行研削薄型化。通过导入这项技术，可实现降低薄型晶片的搬运风险和减少翘曲的作用。通过在晶片外围留边，减少了晶片翘曲，提高了晶片强度。图13给出了TAIKO与传统工艺减薄结果的比较。

图12 DISCO公司开发的TAIKO工艺

图13 TAIKO工艺(左)与传统工艺(右)的比较

Disco公司的TAIKO工艺技术，无需使用用来维持厚度仅数十微米的晶圆机械强度的支撑材料。一般情况下，一旦将晶圆厚度降至20μm的程度，它就会因自重而弯曲，因此在生产过程中必须使用防止晶圆弯曲的支撑材料。此技术通过保留晶圆外周部分的厚度，以此来维持晶圆的机械强度(见图14)。

图14 TAIKO工艺减薄晶片

6 结语

目前，中国已占全球半导体市场的1/3以上，而且系统种类多，品种档次宽，有广阔的市场空间。在过去10年中，我们已经打造了一个相对完整的半导体产业链，为半导体产业未来的发展奠定了一定基础。在封装测试领域，我们不但拥有自己的骨干企业，而且还吸引了全球领先的企业投资建厂。通过“02专项”的实施，我国IC设备、材料等支撑业将取得长足的进步。

面对“后摩尔定律”的封装工艺，封装设备行业应重视应用创新开发特色技术来应对新型封装技术的挑战，加快IC产业发展方式的转变，自主创新是核心和关键。强化技术创新能力。把内需市场作为突破口，要重视应用创新和差异化创新。要结合市场特点，从应用创新和差异化创新角度入手，实现技术突破，掌握和积累特色技术，开发满足国内封装市场需求的设备。

封装设备企业要尝试开展多种形式的合作。从总体上来说，目前我们产业自主创新的能力还很薄弱，产业以中小企业为主。因此，同行业企业之间建立某种合作关系，同时把产业链上下游结合起来，共同发展。去年12月底“中国集成电路封测产业链技术创新联盟”成立，已经迈开了可喜的一步。

由于封装技术进步很快，中国封装设备企业应该在晶圆级封装和三维高密度封装等高端技术领域实现突破，只有在先进封装领域实现了设备的国产化，才能确立中国企业的竞争优势。

先进封装设备由于其生产效率高、成本低、产品生产周期短，是国际封装产业的发展趋势。先进封装业是近几年才发展起来的，中国在该领域与国际先进水平差距相对较小，有可能实现跨越式发展。

[1]George Bailey and Wendy Huang.More than"Moore"to win-Optimization strategies for success in a maturing semiconductor industry[D].IBM Institute for Business Value.2008.

[2]唐和明.封装技术PK摩尔定律，哪个快[J].半导体科技,2008（7）:10-12.

[3]EETimes.SEMICON台湾2010将推“3D IC及先进封测专区”[J].半导体国际,2010（7）:27.

[4]童志义.后摩尔时代的封装技术[J].电子工业专用设备,2010（6）:1-10.

[5]Flynn Carson.创新助力封装体叠层技术开拓新的市场[J].半导体国际,2010（7）:20-23.

[6]Newmaker.3D-TSV技术引领封装革命[EB/OL].http://www.eet-china.com/ART_8800547033_480201_TA_0e03c920.2008-10-10.