毫米波压控振荡器的电路研究与设计

2024-05-17陈光胜

通信电源技术 2024年6期

关键词：压控版图栅极

陈光胜

（上海东软载波微电子有限公司，上海 200235）

0 引言

毫米波无线通信系统中，频率源是通信设备中必不可少的器件，旨在为收发机系统提供一个本振信号。频率源的调谐范围、相位噪声等技术指标对于整个通信链路的质量至关重要。本研究旨在设计低功耗、低相位噪声的毫米波压控振荡器。

1 电路结构设计

压控振荡器的基本原理是利用输入电压变化调节压控振荡频率，性能参数主要包括振荡中心频率、调节范围、调节线性度、输出振幅、功耗、电源与共模抑制以及输出线性度等。在应用于射频收发机系统的振荡器，大多数要求振荡器频率可调节，也就是其输出频率是一个受输入控制的函数，该输入通常是电压。虽然电流控制源也可行，但由于电流控制下高Q值存储元件的可变性，使得电流控制振荡器未能广泛应用于射频收发机系统。

1.1 电路拓扑设计

本次压控振荡器设计采用Class-B 结构，如图1所示。在压控振荡器处于稳定振荡的状态时，晶体管M1、M2处于B 类模式，即开关状态，故而将该类型结构称为Class-B[1]。其中，晶体管M1、M2构成交叉耦合对形成负阻。采用Class-B 结构，能够保证压控振荡器在电压稳定情况下具备良好的相位噪声性能。不仅如此，Class-B 结构模式将晶体管M1、M2偏置于电源电压VDD，能够保证电路起振时具备较大的跨导值和动态范围，进而使得相较于其他类型结构电路具备更为可靠的起振裕量。

图1 压控振荡器电路拓扑

如图1 所示，电路可调电容主要由2 个部分组成：一是固定部分，由金属-氧化物-金属（Metal Oxide Metal，MOM）电容组成；二是可调部分，由变容管组成。变容管大小可通过调节调谐电压Utune进行控制，进而有效控制压控振荡器输出频率[2]。此外，结合电路需求进行片上电感的选择，以此控制压控振荡器的频率。晶体管M3作为尾电流源提供用于压控振荡器电路工作的电流，其栅极电压Utail由外部参考电压输入。Ctail为大电容，与M3并联，其主要作用在于滤除低频噪声，提高电流源质量。为扩大频率调谐范围和输出信号质量，本设计中加入3 倍频电路。这一电路利用非线性元件，如谐振二极管或非线性传输线，将输出信号的频率提高到原始频率的3 倍。3 倍频电路的引入可以扩展压控振荡器的应用范围，特别是在需要高频率信号的场合。此外，为保证3 倍频电路与压控振荡器的良好互动，设计中采用精确的阻抗匹配和滤波技术，确保信号完整性的指标和功率传输的效率。两级缓冲器作为输出缓冲放大器，主要作用在于增强振荡信号的驱动能力，使其有足够功率驱动倍频电路[3]。同时，缓冲放大器在一定程度上承担前后级模块隔离的作用，避免后级模块电路工作时影响压控振荡器的运行。在整合3 倍频电路时，优化输出缓冲放大器，以保证足够的输出功率和稳定性，支持3倍频电路的正常运作。

1.2 交叉耦合对设计

设计振荡器电路的过程中，交叉耦合对的选择十分关键，须经过多次实验确定最佳的尺寸。为保证压控振荡器起振正常，在选择晶体管的过程中，需要保证所选晶体管的实际尺寸略大于理论值，以此保证电路起振时有着较大的跨导值。但同时晶体管的尺寸也不宜超过理论值过多，若尺寸过大，会产生额外热噪声，从而影响压控振荡器的相位噪声性能[4]。不仅如此，若所选晶体管的尺寸过大，会提高寄生电容值，降低谐振频率，从而对调谐范围产生影响。本研究选用55 nm 工艺的标准晶体管，最小栅极的个数为1，最大栅极的个数为32，最小栅极的电阻为Rg。设所选晶体管栅极的个数为N，则晶体管电阻为Rg/N。因此，为进一步降低晶体管栅极损耗，需要尽可能加大栅极宽度，即提高栅极数量，以此降低晶体管导通电阻。

压控振荡器电路的设计应解决交叉耦合对版图绘制问题，所选金属连线需要确保足够宽度，并通过对称的方式进行晶体管布局，避免因金属连线较窄或晶体管布局不对称、匹配不佳等问题影响调谐范围[5]。交叉耦合对的版图布局设计如图2 所示，面积小、匹配佳且充分保证电路的性能指标。

图2 交叉耦合对版图布局设计

1.3 可变电容阵列设计

压控振荡器的谐振腔电容由2 个部分组成：固定电容和可调电容。固定电容采用MOM结构电容设计，大小固定，主要负责将压控振荡器的频率调整到预期范围；可变电容采用变容管设计，而变容管大小可通过调节调谐电压进行控制，进而实现对压控振荡器输出频率的精准控制。需要注意的是，应有效控制可变电容的电容值，避免因电容值过大而导致压控振荡器的相位噪声性能恶化[6]。本研究设计的压控振荡器电路采用两组相同的变容二极管并联，进而在保证变容管高Q值的情况下进一步提升频率调谐范围。同时，本研究所设计的电路单独为变容管提供偏置，在变容管两端与调谐电压合理跨接，进一步降低噪声影响。

1.4 缓冲放大器设计

为有效隔离前后级模块，避免后级模块电路工作时影响压控振荡器的运行，本次研究在设计压控振荡器电路的过程中还加入缓冲放大器。该缓冲放大器实质上是由2 个Cascode 放大器组成的差分放大器。电路设计过程中，充分考虑多方面因素进行缓冲放大器输入电容的确定，尽可能在不影响振荡频率的同时，延缓振荡信号衰减。

2 电路的版图设计

本研究设计的电路版图长度为600 μm，宽度为400 μm，如图3 所示。中间部分为版图核心部分，共包括5 个模块，其中①处为交叉耦合对管，②处为固定电容部分，③处为可变电容部分，④处为尾部电容，⑤处为尾部电流源，⑥处为输出缓冲放大器，⑦处为谐振电感。出于对版图布局对称问题的考虑，分别在左右两端安装缓冲器，上方中间位置为谐振电感。该电路属于全差分电路，以中轴线为分界点，两侧完全对称。为进一步降低电路损耗，版图设计过程中采用厚金属M9 为信号干路的连接层。另外，为削弱电源产生的噪声干扰，设置多个去耦电容，位于电源平面与地平面之间。

图3 压控振荡器的电路版图

3 电路EM 后仿真

本研究在电路版图设计完成后，通过EDA 软件进行了电路仿真，去掉版图当中的有源、无源器件，导出连接线图形数据库系统（Graphic Database System，GDS）文件，再将GDS 文件导入EDA 软件获得等效电路文件，最后将等效电路文件代入原理图中再次仿真，反复迭代直到得到理想的指标。

压控振荡器的电路设计过程中，不同温度、工艺角等场景仿真的芯片频率也会有所差异，因此需要对多个温度以及工艺角进行仿真，避免实际制造或应用过程中因温度或工艺角问题导致芯片频率偏移较大。不同温度和工艺角下的调谐带宽如图4 所示，仿真共采用3 种不同互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）集成电路制程工艺角，即FF、TT、SS。由图4 能够看出，在FF、SS工艺角情况下，芯片频率由TT 工艺角分别向上下各偏移约1 GHz，但频带却能覆盖所需频段。