快速瞬态响应低噪声无片外电容LDO

张涛,吴小奔,刘劲

(武汉科技大学 信息科学与工程学院,湖北 武汉 430081)

随着半导体工艺尺寸的不断缩小和人工智能技术的快速发展,各种便携式设备开始融入人们的生活。在电池供电的便携式设备系统内部,射频收发器、调制解调器、核心处理器、显示驱动以及存储等模块所需要的电源电压不尽相同。例如,为保证PCB 级信号的完整性,接口电路通常需要1.8,2.5 和3.3 V 的供电电压,而核心电路部分则需要1.2 V 甚至更低的电压以防止纳米级工艺的MOS 管被击穿[1]。电源管理系统首先通过高效的开关电源转换器将锂电池电压进行降压处理,随后利用多个低压差线性稳压器(Low Dropout Regulator,LDO)为各模块提供独立的电源电压。这些LDO 通常需要外接微法级的电容来满足快速瞬态响应、稳定性、高电源抑制、低噪声等要求[2]。然而,对于便携式的电子产品,大容量的片外电容消耗了PCB 布局面积,不利于集成,为解决这一问题,采用内部补偿方式的无片外电容型LDO 被提出[3-5]。

另外,现代移动设备强调多功能的大规模集成和快速运行速度,这使得内部模块越来越耗电,而且它们的动态电流曲线往往包含快速变化成分,这对LDO的带载能力以及在负载瞬变时产生的过冲及下冲提出了严格的要求[6]。Al-Shyouke 等[7]通过在误差放大器与功率管之间加入一个自适应偏置的电压缓冲器来增大功率管栅端的摆率,从而增强了瞬态响应。Maity等[8]对误差放大器采用自适应偏置技术,在重载时增大环路的带宽来改善瞬态响应。上述方法在负载电流小于100 mA 时效果显著,而当负载电流增大后,其有效性可能会降低。

针对上述问题,本文提出了一种应用于便携式设备的无片外电容NMOS 型LDO,将功率管栅极与一较大容值的电容进行串联构成浮栅结构,并通过辅助运放对电容充放电,为功率管栅极提供直流工作点,辅助运放采用推挽输出,且只有当电容充电时才需要电荷泵提供少量电荷,极大地减小了片内集成电荷泵的版图面积和噪声影响。另外,取样输出电流动态调整误差放大器输出,并通过独特的偏置技术保证其不会超出误差放大器的输出电压范围,提高了电路的瞬态响应能力。除辅助运放采用电荷泵供电外,其他电路均由内部LDO 供电,该LDO 对输入电压进行预稳压处理,进一步提高了系统的电源抑制比。

1 LDO 芯片系统设计

1.1 系统结构

本文的LDO 系统结构如图1 所示,核心部分由误差放大器(Error Amp)、失调电容COFFSET、伺服放大器(Servo)、NMOS 功率管以及高阻反馈网络RF1/RF2构成。

图1 LDO 芯片系统结构图Fig.1 The system structure of LDO

NMOS 功率管的栅端与误差放大器的输出通过失调电容COFFSET耦合在一起,构成类似浮栅的结构,如图2 所示,电容COFFSET为MIP 电容,由于平衡状态时伺服放大器不会对外充放电,因此电容的下极板与功率管的栅极可被当作浮栅,电容上极板则作为控制栅。浮栅上的电压VGATE为控制栅上的电压与电容两端的电压VOFFSET之和,即:

图2 电容与功率管级联物理结构示意图Fig.2 Capacitor and powermos cascade physical structure

非平衡状态(负载变化)时,伺服放大器参与调整,该放大器通过向电容充放电来改变失调电压VOFFSET,进一步改变VGATE的大小。具体工作方式为:伺服放大器通过比较VA和VVREF,当VA高于VVREF时,伺服电路为失调电容充电,使VGATE升高,随后反馈环路快速响应,将VA的值降低到VVREF;同理,当VA低于VVREF时,伺服电路从失调电容抽取电流,VGATE降低使VA上升到VVREF。

电压VVREF是由动态基准模块(Variable Ref)产生。为了使误差放大器在负载响应时有最大的动态范围,VVREF会随着输出电流变化。如图1 所示,电流取样电路取样输出电流,并按一定的比例送到动态基准电路。当负载电流趋于满载时,VVREF最大;当负载电流趋于零时,VVREF有最小值。因此,当负载突然增大后,VA可以从一个很低的值快速上升到一个较高的值,使功率管快速提供大电流。

功率管采用NMOS,其源跟随器的工作方式相比于PMOS 的共源极工作方式,具有更好的负载调制能力和电源噪声抑制能力[9],同时具有简单的频率补偿结构[10]。另一个优点是,在相同的电流驱动能力下,NMOS 所占用的版图面积远小于PMOS。然而,为保证NMOS 输出级正常工作,栅端电压需要比输出电压高一个VGS的压差,这在低压工作时会使栅端电压高于电源电压。一种解决办法是使用内部电荷泵电路提供一个比电源电压更高的电压为误差放大器供电。这需要电荷泵给误差放大器提供大电流来快速调整功率管的栅端电压,保证良好的负载瞬态响应[11]。然而,大电流的电荷泵产生了更大的噪声,并占用了较大的版图面积。本文的结构中电荷泵仅给伺服放大器供电,且只有在失调电容充电期间才会有少量电流流出,极大地减小了电荷泵的版图面积和噪声影响。

每个故事都是旅行故事，都是空间的实践。一个人因为突如其来的遭遇来到一片全然陌生的地域，在经历矛盾纠结的自我否定之后，更开放地迎接全新的人生之旅，更具有同理心地去理解异质文化的诸多内容，如此，一个人空间地域的转换也是一个人自身生命之旅的主体迁徙。跨族群、跨地域、跨文化的故事书写往往都是借助于空间旅行得以启动，而其中的孤独漂移意味着不可避免地沉浮在讲述故事的人与异质、具有多重建构的他者之间。

1.2 电路瞬态性能分析

负载跳变时,误差放大器快速响应,由于失调电容的存在,功率管的栅端电压VGATE的变化量为:

式中:Cpar为功率管栅端电容;COFFSET为失调电容容值;ΔVA为误差放大器输出电压的变化量。

由于COFFSET的值远大于Cpar,因此VA的变化快速传递到VGATE,伺服电路仅需提供少量的电荷来改变VGATE,对应地,电荷泵仅需提供少量电荷,小电流的电荷泵即可满足需求。

当负载由轻载跳变为重载时,输出电压出现下冲,一方面,由于输出端为NMOS 功率管的源端,因此NMOS 管直接响应从而增大输出电流,同时取样电流也随之增大使VVREF上升;另一方面,该下冲被反馈到误差放大器的反向输入端,使VA和VGATE上升,进一步增大输出电流。当负载由重载跳变为轻载时,同理。在此期间,伺服放大器不断比较VA和VVREF,向电容COFFSET抽取或注入电流,将失调电压维持在合适的值。

1.3 系统稳定性分析

图3 为LDO 环路小信号示意图,由图可以得到误差放大器的输出极点为:

图3 LDO 环路小信号示意图Fig.3 The small signal of LDO loop

式中:ro,EA为误差放大器的输出阻抗;Co,EA为误差放大器的输出电容。

LDO 电路的输出极点为:

式中:gm,MN为NMOS 功率管的跨导;COUT为LDO 的输出电容。对于无片外电容设计,该输出电容表现为输出端各寄生电容总和,其值非常小,因此输出极点为高频极点。

Servo 放大器和失调电容构成的正反馈结构的零极点可通过图4 的小信号电路进行计算,得到的传输函数和零极点为:

图4 伺服放大器与COFFSET小信号电路图Fig.4 Small signal circuit diagram of Servo amplifier and COFFSET

该结构产生了一对左半平面的零极点,若伺服放大器的极性互换,与COFFSET构成负反馈结构,则所产生的零点变为右半平面的零点,该零点频率较低,因此对系统的稳定性产生了恶化。

该系统是一个带内双极点单零点的系统。设计时使COFFSET的值远大于Co,EA,同时,Servo 放大器采用推挽输出结构,使得ro,Servo远大于ro,EA,因此,fp,Servo为系统主极点,fp,EA为次极点,两极点频率数量级相差较大,另外,根据上述公式,零点fz,Servo位于两极点之间,提升了系统的相位裕度,保证了系统的稳定性,系统的零极点分布如图5 所示。

图5 LDO 环路零极点分布Fig.5 The zero-pole distribution of LDO loop

2 LDO 芯片核心电路模块设计

图6 为误差放大器的电路实现,其结构为单级折叠结构,相比于使用MOS 管作为输入对管,NPN 管具有更好的瞬态响应能力以及更大的电流跨导效率,可以得到更高的增益。与一般的n 型LDO 中误差放大器由电荷泵直接供电不同,该电路由内部稳压模块供电,避免了电荷泵噪声直接耦合到误差放大器输出端,有效地降低了该电路的电源抑制比(Power Supply Ripple Rejection,PSRR)需求。

图6 误差放大器电路Fig.6 Error amplifier circuit

动态基准电路的电路实现如图7 所示,正如前文所述,动态基准电路产生一个随输出电流变化的动态基准电压VVREF,可以采用电流比较的方式实现该功能。同时为防止VVREF的值超出误差放大器的输出范围,引入M15 和M16 对VVREF进行钳位。ISENCE为电流取样电路按照一定比例取样输出电流的结果,IREF为带隙基准电流,M10 和M12 以相同的比例映射这两个电流。当ISENCE与IREF相等时,两尺寸相同的倒比管M13和M14 构成的分压器使VVREF等于VDD/2,此时M15 和M16均截止;当ISENCE大于IREF时,节点A 有额外的电流流出,VVREF上升,当上升至某一值时,M16管导通,VVREF的最大值由M16 决定,为VB1+同理,当ISENCE小于IREF时,VVREF下降,其最小值为VB2-VGS,15。

图7 动态基准电路Fig.7 Dynamic reference circuit

由于伺服放大器的作用,平衡状态时误差放大器的输出与动态基准模块的输出相等,即误差放大器的输出范围为(VB2-VGS,15,VB1+),为防止误差放大器中M4 和M6 进入线性区导致增益下降,M4 和M6 分别由VB1和VB2偏置,在分别满足≤VTH,4以及VGS,15≤VTH,6的情况下,可以保证M4 和M6 在整个输出范围内始终工作在饱和区,通过使用较大宽长比的M15 和M16,使其工作在亚阈值区,可以满足上述条件。

图8 为伺服放大器的原理图,伺服放大器通过比较VA与VVREF来为失调电容充放电。通过采用推挽输出级,平衡状态时不消耗功耗,只有当失调电容需要充电时,才会有电流从电荷泵流出,M22 尺寸较小,具有非常小的源漏寄生电容,而功率管栅电容较大,电容分压后在功率管的栅极表现出非常小的电荷泵开关噪声。此时系统的输出噪声主要由带隙基准模块产生,可以通过在带隙输出端使用RC 低通滤波来降低噪声。

为实现推挽输出,引入M23 管作为开关管,使M24 和M21 交错导通。平衡状态时VA等于VVREF,电路不对外充放电,可以合理设计B 点的电压值,使M23 和M24 工作在弱反型区,由于M23 和M24 的阈值电压约为0.7 V,可以将B 点电位设置为0.6 V,此时M23 的栅极电压需要设置为1.2 V,可以直接采用带隙基准电压,避免额外的偏置电路消耗功耗。当VA大于VVREF时,B 点电位下降,M23 导通,M24 截止,伺服电路通过M22 为失调电容充电;同理,当VA小于VVREF时,M23 截止,M24 导通,M25 从VGATE抽取电流为失调电容放电。

3 版图与结果

本文的LDO 芯片采用HHGrace 0.35 μm BCD 工艺流片,整体芯片尺寸为1500 μm×1000 μm,LDO 整体版图如图9 所示。

图9 LDO 版图Fig.9 Layout of LDO

图10 为空载时的LDO 环路稳定性仿真曲线,该无片外电容LDO 的低频增益为61 dB,带宽为2.51 MHz,相位裕度为70°。即使在外接0.1 μF 电容的情况下,系统的相位裕度仍有42°,系统具有极高的稳定性。

图10 环路稳定性曲线。(a)增益;(b)相位裕度Fig.10 Loop stability curves.(a) Gain;(b) Phase margin

LDO 的负载瞬态响应曲线如图11 所示,当没有外接电容时,在1 μs 的瞬态跃迁时间内,负载从1 μA跳变到400 mA,下冲为203 mV,响应时间1.3 μs;负载从400 mA 跳变到1 μA,上冲为101 mV,响应时间1.5 μs。另外,图12 为负载发生跳变时误差放大器的输出电压VA的变化,可以看出,在负载跳变时,其具有较大的输出动态范围。

图11 负载瞬态响应曲线Fig.11 Load transient response curves

图12 VA随负载变化的曲线Fig.12 The curve of VA with respect to load

图13 为系统输出噪声曲线,在1 kHz 时的噪声值为63 nV·Hz-1/2,在10 Hz 到100 kHz 的频段内进行积分求和,得到的噪声值为14 μV·Hz-1/2。

图13 输出噪声Fig.13 The result of output noise

图14 为LDO 电源抑制比(PSRR)的仿真曲线,可以看到,低频段(100 Hz)的PSRR 为-66 dB,在1,10,100 kHz 时的PSRR 分别为-65,-58,-42 dB,系统具有较好的电源纹波抑制特性。

图14 电源抑制比仿真Fig.14 Simulation of PSRR

本文LDO 与其他文献中LDO 的性能参数对比如表1 和表2 所示。可以看出,本文LDO 具其极低的输出噪声,适用于对噪声敏感的电路,例如VCO;较大的带载能力和良好的瞬态特性则适合为DSP、FPGA等供电。另外,本文的LDO 还具有宽泛的输入输出电压范围、低压差、高稳定性等优点。

表1 与其他文献电源抑制比及噪声参数的对比Tab.1 Comparison of PSRR and noise parameters with other literature

表2 本文LDO 其他参数的对比Tab.2 Comparison of other parameters of the proposed LDO

4 结论

本文基于浮栅结构设计了一种无片外电容NMOS型LDO,通过取样输出电流控制误差放大器的输出,显著改善了LDO 的瞬态特性。由电容和具有推挽输出级的辅助运放提供功率管的栅极偏置,极大地减小了电荷泵的噪声耦合。基于HHGrace 0.35 μm BCD 工艺进行版图设计和后仿真验证,负载电流在1 μs 内,在1 μA 至400 mA 跳变时,输出电压的上冲和下冲分别为101 mV 和203 mV,稳定时间小于1.5 μs;输出噪声电压在10 Hz 到100 kHz 频段内的积分值为14 μV·Hz-1/2;LDO 的低频PSRR 为-66 dB。通过与其他文献研究工作的对比,该LDO 性能较优,能够很好地满足现代便携式设备的应用需求。