一种基于CLASS-AB 类运放的无片外电容LDO 设计*

崔明辉，王 星，李 娜，相立峰，张国贤

（1.中国电子科技集团公司第五十八研究所，江苏 无锡 214035；2.江南大学 物联网工程学院，江苏 无锡 214122）

0 引言

在电源管理单元中，LDO 能为系统提供稳定的供电电压，其特点是噪声低、结构简单，且具有良好的快速瞬态响应能力，在工业级和消费级的电子设备中具有广泛的应用[1]。通常，应用在不同场景的LDO 对各自性能指标有着不同的侧重，而本文设计的无片外电容LDO 是应用在以太网芯片内部锁相环PLL（Phase Locked Loop）供电，因此LDO 的稳定性和快速瞬态响应对PLL尤为关键。但是，无片外电容结构的LDO 具有更大设计的难点。主要是因为负载发生跳变时，LDO 输出的过冲电压会显著变化，进而导致输出稳定恢复时间较慢以及输出过冲较大。同时，无片外电容的LDO 需要在空载以及满载的条件下都满足LDO 整体的环路稳定性能。因此，如何提高无片外电容LDO 的负载响应与不同负载条件下的环路稳定性成为LDO 研究的热点和难点。

面对上述技术难点，国内外学者也展开了研究和讨论。文献[2] 提出了一种低输入电压的快速瞬态响应片上LDO，采用EA 后级和大抽灌电流能力的STCB 结构，加入了高通耦合结构，实现了低输入电压和全负载范围下的快速瞬态响应，但其性能改善效果并不显著。文献[3-4]采用增强型AB 源极跟随器作为误差放大器和功率管之间的缓冲器，保证了LDO 的环路稳定性，但源极跟随器的放电能力较弱，使得此LDO 瞬态响应能力较差。而本文设计的LDO 结构，使用交叉耦合差分输入对作为第一级输入，第二级采用推挽输出的CLASS-AB运放结构作为EA 误差放大器，并叠加动态偏置电路，调节EA 内部跟随负载跳变时所需的偏置电流。在环路中，引入限幅电路大幅改善了LDO 的瞬态响应能力和过冲。通过调节EA 内部管子参数，将主极点设置在EA内部，并借动态偏置电路引入的左半平面零点，抵消内部极点，增加LDO 的环路带宽，且无需要额外的弥勒补偿，有效提高了LDO 的瞬态响应速度。

1 无片外电容LDO 结构及其原理

无片外电容的LDO 由于没有大电容存储电荷，在负载跳变时调整管的栅端电压需要快速做出响应。且在LDO 中调整管MNP 的尺寸很大，对应的栅端寄生电容较大，栅极电压调整往往受限于环路带宽和上一级输出端的压摆率，因此无片外电容的LDO 比含片外电容LDO 负载瞬态响应特性差。

本文提出的无片外电容的LDO 结构如图1 所示，该结构主要包括五个部分：带隙基准电路、误差放大器、动态偏置电路、电容C1和限幅调节构成的过冲检测电路以及MNP 功率管和R1与R2构成的电阻反馈网络。该电路在高摆率的CLASS-AB 类运放的基础上，增加了动态偏置电路，提高了LDO 在负载跳变时对应EA 的摆率，增大了整体环路带宽，从而有效改善了LDO 的瞬态性能。此外，该结构中的过冲检测电路能根据电容耦合输出的变化，改变对功率管栅极充放电的能力，进一步提高瞬态响应。

图1 无片外电容瞬态响应的LDO 拓扑结构

2 基于CLASS-AB 运放的LDO 结构

2.1 CLASS-AB 运放结构

在传统的CLASS-A 类运放设计中，功率管栅极转换速率与运算放大器偏置电流成正比，因此为获得更快的瞬态响应运放就必须加上更大的偏置电流。同时EA 在最小负载电流的工作情况下，次极点在单位增益带宽内部，这会导致LDO 的环路稳定性下降。从而，只能通过在电路中添加额外的弥勒补偿电容分离次级点，来改善环路稳定性能[5]。为了节省弥勒补偿电容带来的面积消耗，且保证LDO 的性能，本设计选用高摆率输出的CLASS-AB 运放作为LDO 的误差放大器，其结构如图2所示。MN1～MN4 为CLASS-AB 运放的输入对管，MP5和MP6 为动态偏置管。MP9～MP12、MN13～MN14 构成推挽输出级对调整管栅极电容充放电。MN1～MN4 输入对管和MP9～MP10 负载构成误差放大器的第一级，其中MP5 与MP6 作为动态电流镜负载。MP11～MP12 与MN13～MN14 管构成误差放大器的第二级，可将第一级输出的动态电流通过电流镜进行比例放大，从而误差放大器输出自适应的动态电流，并具有较大的摆幅和电压摆率[6-7]。

图2 高摆率CLASS-AB 类运放电路图

2.2 动态偏置电路

此动态偏置调节电路的主要功能是产生与负载跳变所匹配的动态偏置电压，使CLASS-AB 运放内部产生自适应稳态的动态偏置电流，且自适应稳态偏置电流模块的输出电流与负载成正相关[8]。设计的动态偏置调节结构如图3 所示，MN1～MN5，MP9～MP10 构成电流镜结构。MN6～MN7，MP11～MP13 为动态检测电路，其中MN6～MN7 为动态检测管，MN6 的栅极连接功率管MNP 的栅极输出。MN8 为偏置管提高负载阻抗，减小电源干扰。MN9 和MP12 管为启动电路，分别在上电瞬间，完成使能建立。共源级放大器MN7 输入管通过检测功率管的栅极电压VDRIVE，其输出连接到MP11 的栅极VADP。偏置电压VADP通过内部电流镜输出到图2 中的EA 内部动态偏置管MP5 和MP6。当输出负载突然变大时，LDO 为快速调整输出，需要对功率管进行快速充电，因此图2 中功率管MN15 栅极会快速充电使得VDRIVE调高，稳定LDO 输出电压[9]。当VDRIVE调高时使得图3 中MN7 的栅极也跟随抬高，共源级放大器MN7 管的输出VADP拉低，即MP11 的栅极拉低。使得LDO 中EA 内部动态偏置电流增大，对应EA 误差放大器的摆率提高，完成对功率管的栅极快速充电。因此动态偏置电路在负载变化时，可以快速调整EA 的摆率，完成快速瞬态响应。

图3 动态偏置调节电路

2.3 上下过冲检测电路

图4 所示为过冲检测电路。其工作原理如下：当负载电流轻载跳变到重载时，由于环路不能快速响应，LDO 输出下冲尖峰电压，图2 中对应的MN13与MN14管子产生VPULL下冲电压，MP9与MP12管子产生VPUSH下冲电压[8]。由于MC5栅极和源极连接一起，因此管子一直关闭，只能产生漏电流。MC5源端与MC4管相连，同时为MC3 提供偏置电压。静态时保证MC3不工作，当发生下过冲电压的时候，电容C1耦合VPUSH所产生的下冲电压到MC4的栅极。MC4偏置电位设置在阈值电压附近，此时MC4处于更深的截止区，MC3的栅极电压不会变化。与MC4管相似，MC7的偏置电位同样被设置在阈值电压附近,保证静态时MC8不工作。当拉低的VPULL过冲，经过电容C2耦合到MC7的栅极，此时MC7的下拉电流会增加，经过电流镜MC8的电流会同时增加，对应的MC1栅极会被抬高，经过共源级MC2输出VADP电压输出减小，因此EA 内部电流增加，输出摆率大幅提高，使LDO 的下冲电压减小并快速恢复到稳定值[10-12]。在负载电流由重载跳变到轻载时，LDO 输出上尖峰电压，其工作原理同上。

图4 过冲检测电路

3 LDO 电路的小信号环路分析

该片上集成LDO 小信号等效电路如图5 所示，其中gma为第一级CLASS-AB 类运放的输入级等效跨导，ROA为第一级的输出阻抗,其值等于MN1和MP9的并联等效阻抗。COA为第一级输出节点等效电容。gmb为推挽输出级MP12的等效跨导，ROB为第二级的输出阻抗,其值等于输出的MP12和MN14的并联等效阻抗。gmc为动态偏置调节电路的等效跨导，COC为EA 内部等效动态偏置管的等效输入电容，ROC为压控输入电容输出的等效节点阻抗。COB为第二级为输出节点等效电容，gmp为NMOS 功率管的输出跨导，COD为输出的等效节点电容，ROD对应等效节点阻抗。该LDO 主环路开环传输函数为：

图5 无片外电容LDO 的小信号等效电路

因为动态偏置电路的引入左半平面零点且在带宽内部，因此该零点会扩展带宽，达到改善LDO 环路稳定性，同时加快环路响应速度。该电路左半平面零点对应表达式为：

电路极点p3距离环路带宽较远，这里可以忽略。式（4）和式（5）中rout可表示为：

4 仿真结果

设计的LDO 基于65 nm CMOS 工艺仿真设计，使用Cadence Spectre 软件进行仿真验证。LDO 的输入电压VDD 范围为2.3～2.8 V，输出电压为1.2 V，负载电流的范围为0～50 mA，片上负载电容为0～50 pF。

图6 为LDO 在不同PVT 下的输出瞬态仿真结果。当输出负载电容分别设置为0、10 pF 和50 pF 时，对应TT、SS、FF 工艺角下，LDO 输出瞬态电压均稳定，满足设计条件。

图6 不同PVT 下的瞬态输出

图7 和图8 为LDO 输出电压跟随负载电流变化的仿真结果，分别给出了加入动态偏置电路和过冲检测电路前后的结果对比分析。当负载从10 μA 跳变到50 mA时，跳变时间为500 ns。改进前LDO 的输出最大下冲电压为170 mV，恢复时间为720 ns。改进后输出最大下冲电压为58 mV，恢复时间为700 ns，如图7 所示。在图8中，当负载从50 mA 跳变到10 μA 时，跳变时间为500 ns，改进之后LDO 输出端产生的上冲电压为15 mV，输出恢复时间约为800 ns。相比改进之前恢复时间1.4 μs和上冲电压38 mV，改进之后有明显的优势。

图7 LDO 负载10 μA～50 mA 变化时产生下冲对比

图8 LDO 负载50 mA～10 μA 变化时产生上冲对比

图9 为LDO 在不同负载下的增益和相位裕度曲线仿真结果。可以看出LDO 电路的低频增益在10 μA 时为63 dB，相位裕度为45∘，且环路带宽为6.5 MHz。带载为10 μA～50 mA 时候，环路稳定。在最大负载50 mA条件下，对应的低频增益为27 dB，相位裕度为60∘，环路带宽最高为14 MHz。因为该电路的主极点设置在内部，同时采用NMOS 功率管，LDO 输出对应低阻抗节点，所以LDO 在10 μA 的时候环路相位裕度最差，对应环路相位裕度为45∘，满足环路稳定性的设计要求。综上所述，设计的LDO 满足正常的应用需求。

图9 LDO 环路稳定性分析

表1 列出本文与部分文献的LDO 参数对比结果。可以看出，本文LDO 的瞬态响应时间、过冲电压、下冲电压、环路稳定性和环路带宽等参数具有一定的优势。

表1 LDO 性能参数比较

5 结论

设计采用65 nm CMOS 工艺实现了一种基于CLASS-AB 运放的无片外电容LDO 电路。采用CLASSAB 运放结构的EA 误差放大器，并叠加动态偏置电路，以调节EA 内部跟随负载跳变时所需的偏置电流，进而提高LDO 电路的瞬态响应。同时电路引入限幅电路模块大幅改善了LDO 的过冲。通过仿真，设计的LDO 在不同PVT 组合下输出稳定，改进后的LDO 电路对比改进之前的电路其瞬态响应具有明显的改善和优势。