高性能微处理器门控电源设计技术要点分析

2022-09-01周涛林

通信电源技术 2022年9期

周涛林

（江西应用工程职业学院，江西萍乡 337042）

0 引言

近年来，随着微电子技术的快速发展，高性能微处理器不断更新迭代，尤其是便携式电子产品大量充斥于市场，但是困扰高性能微处理器的功耗问题一直没有得到良好的解决。由于门控电源技术对控制微处理器的功耗能够起到一定的辅助作用，因此对其技术要点进行分析具有重要意义。

1 高性能微处理器门控电源技术概述

目前，低功耗已经成为微处理器发展的主要趋势和设计的重要目标[1]。在芯片研发过程中，功耗一直是难以有效解决的问题。芯片的功耗按照来源可以分为静态功耗和动态功耗，而以漏电流功耗为代表的静态功耗随着大规模集成电路芯片的更新迭代也呈现不断上升的态势。较大的功耗不仅增加了芯片设计和运行的成本，而且还会影响设备的续航时间和电路的可靠性与稳定性[2]。想要降低大规模集成电路芯片的漏电流功耗，相关设计人员可以通过门控电源技术对芯片中尚未使用的功能模块进行关闭。

2 高性能微处理器门控电源设计

2.1 应用中的降耗设计要点

2.1.1 带缓存的中央处理器系统

带缓存的中央处理器（Central Processing Unit，CPU）系统是门控电源技术中经常使用的系统，该系统内部有部分单元在较长一段时间内均处于休眠状态。CPU常以中断触发的形式来被唤醒，系统的唤醒需要一定的缓冲时间才能进入到工作状态，相关技术人员在对系统进行设计时要特别注意这个时间缓冲段产生的延迟效果，必要时可以设置容量更大的先进先出（First In First Out，FIFO）存储器。当CPU下电之后，系统中高速缓冲存储器的数据也会随之消失。每次CPU上电后都要对存储器中的数据内容进行恢复，然后再进入工作流程。由于数据恢复的过程也会产生必要的能量消耗，因此在带缓存的CPU系统中利用门控电源技术节省的功耗实际上是切断电源后节省的能耗与上电之后数据恢复阶段能耗的差值。

2.1.2 外设系统

外设系统由驱动软件中的电源管理模块来执行上下电操作，其上下电准备工作与带缓存的CPU系统相似，都需要对数据进行存储和恢复。不可否认的是，上下电的工作延迟会在一定程度上增加软件的工作负担。为了有效解决这一问题，可以将内部信息进行保存与加载的动作外设化，但是这一操作会在原有的系统中再额外铺设供外设装置运行的电路，在设计上具有一定的难度。

2.1.3 多核处理器

由于单核处理器的性能难以提升，因此多核处理器应用逐渐成为提高处理器性能的主要研究方向[3]。在多核处理器运行中，当处理器内部的某单核或多核已经完成当前任务正在等待下一项任务分配时，可以选择终段处于等待阶段内核的电源来减少漏电流的功耗损失。因为多核处理器中处于关闭状态的内核完成了上一阶段的任务后不需要像CPU和外设系统那样继续加载前项任务，所以在上电之后可以进行完全复位并开始执行下一阶段的任务。门控电源在多核处理器中的设计需要创设一个最小均方算法（Least Mean Square，LMS）来根据处理器内部引擎的工作量数量变动决定睡眠引擎核心的具体增减[4]。

2.2 门控电源的结构设计要点

门控电源技术在高性能微处理器中涵盖的范围较广，相关研究人员在对门控电源技术进行设计时需要注意各部分的结构。高性能微处理器的一种典型门控电源设计结构如图1所示。

图1 门控电源设计结构

2.2.1 电源开关网络设计

门控电源结构中的电源开关网络设计要点是预防瞬态电流数值过大，如果瞬态电流得不到有效控制，超出了预设合理的电流范围后就会对电源网络上工作的其他模块产生消极影响。正常情况下，一个电源开关网络上会存在多个电源开关单元。为了预防这些开关在同一时间内闭合或断开而产生较强的瞬态电流，可以利用菊花链的方式连接电源开关网络中的开关，再通过缓冲器将开关产生的信号按照层次性梯度传达到各个开关，控制开关按照顺序依次进行闭合与断开。微单元由菊花链串联，可以实现对芯片的准确控制[5]。

相关研究人员需要注意缓冲器的缓冲时间，合理控制各个开关执行操作的延迟，避免影响使用效果。当电源网络中的开关全部打开后，可以在菊花链的末端向电源控制器传达一个表示已经打开全部电源开关的信号，从而为下一步工作的开展奠定基础。此外，相关研究人员在设计电源开关网络时，可以将细粒度和粗粒度两种电源开关方式应用在集成电路中[6]。

（1）细粒度电源开关控制。细粒度电源开关控制方式是为电源网络中存在的每一个标准单元门都设立一个电源开关，其中电源开关的设立标准以单元门承受电流上限为依据。在设计中为了保障单元门的性能不受其他因素的影响，开关的规格一般都会设计的比较大，大约是标准单元门的4倍，以此保证每一个单元都可以正常工作。

（2）粗粒度电源开关控制。粗粒度电源开关控制是电路整体都使用一组电源开关单元列阵进行控制[7]。由于不能准确获取支撑电路运行的电流值，因此无法确定具体的开关数量，通常采用估计和后端试验来得出具体的数值。虽然在电流值域上与细粒度电源开关相比不占优势，但是粗粒度电源开关的列阵形式要比细粒度开关的菊花链形式更加节省芯片的占用空间。

2.2.2 隔离单元设计

在门控电源的结构设计中，隔离单元主要是为避免处于休眠状态需要断开的输出端与正在进行工作的模块输出端连接在一起，从而部分模块下电时对工作模块造成消极影响。当模块下电时，相应的输出端口数值会出现忽高忽低的情况，还有可能出现上下漏电流处于平衡状态，将输出端口的点位钳到中间值的位置。如果在输入端以中间的数值为切入点位进行输入，会对模块的内在逻辑性造成严重影响。基于此，相关研究人员进行门控电源设计时要对下电模块的输出端采取措施进行隔离，保证下电模块的输出值准确且不会对整个工作单元的逻辑功能造成干扰，避免电路出现异常现象。在门控电源的结构设计中，要注意隔离单元输出端的钳位值和隔离单元插入的具体位置界定，保障电路系统平稳运行。

2.2.3 记忆存储单元设计

当电源被切断时，高性能微处理器芯片内部的寄存器数据会全部丢失，如果想在上电时恢复工作状态，就要设计寄存器存储单元来存储内部数据。现阶段，常用的寄存器存储单元的保存恢复方式有3种，分别是利用随机存取存储器来保存寄存器值、利用扫描链将内部状态进行串入串出以及利用状态保持寄存器储存记忆。

（1）利用随机存取存储器保存寄存器值。随机存取存储器具有较好的兼容性，当系统下电时，可以利用软件控制将内部寄存器的具体数值读出并保存在存取存储器中[8]。当系统通电上电时，再把数据从存取存储器中调取出来并写入到电源域的内部寄存器中。利用随机存取存储器保存寄存器值的方式虽然比较容易操作和实现，但是存储和写入的速度较慢，需要花费一定的时间，而且在存储过程中还需要借助总线的资源，不可避免地会对整个系统的性能造成一定不良影响。

（2）通过扫描链将内部状态进行串入串出。串入串出移位寄存器设计简单，若干逆向位扫描指令（Bit Scan Reverse，BSR）通过串行移位的方式连接[9,10]。当电源域下电时，可以利用芯片内部的寄存器扫描链将寄存器的状态扫描并录刻在随机存取存储器中。当上电时，再将存储器中存放的寄存器状态写回寄存器中。利用这种方式来对记忆存储单元设计时，相关研究人员要注意以下2个方面的问题。一方面，采用该方式对记忆存储单元进行设计需要多条链同时对数据进行串入串出工作，以提升随机存取存储器的储存与读取速度。相关试验表明，采用8条扫描链最合适。通过统一这些链的长度，控制器利用一组信号就可以完成对扫描链的控制。根据设置扫描链的实际情况，调整一些附加值附加到较短的扫描链上，以达到平衡8条链条长度的作用。另一方面，对寄存器进行扫描录入和从随机存取存储器中读取数据时需要耗费较长的时间，对于随机存取存储器来说要保持持续供电状态。如果随机存取存储器在片外时，对寄存器的读取和写回都会产生极大的功耗。如果利用片内的存取存储器存储数据时，多个寄存器值会同时发生变化，电流数值也会随之提升，从而对芯片产生严重的消极影响。

（3）利用状态保存寄存器储存状态信息。状态保存寄存器是主从式结构，结构内部还存在着一个从式寄存器。在电源下电时，从式寄存器可以保持主寄存器的状态；当电源上电时，主寄存器可以读取从式寄存器中的数据。状态保存寄存器需要更加复杂的电源控制器，电源控制管理必须对保存和恢复状态的操作时序进行定义。寄存器的数据记录速度缓慢，为了保证记录的稳定性，一般都会对主寄存器的时钟进行关停，状态保存完毕后再切掉电源。同理，在上电时，要保证状态值完全恢复后再恢复时钟。