一种基于CMOS工艺的低相噪压控振荡器的设计

2022-08-29齐贺飞王磊王鑫王绍权张梦月

现代信息科技 2022年12期

齐贺飞，王磊，王鑫，王绍权，张梦月

（中国电子科技集团公司第十三研究所，河北石家庄 050051）

0 引言

压控振荡器作为通信系统中的本振信号源，其频率范围和相位噪声等信号质量对通信系统的性能有重要影响，随着集成电路工艺的发展，芯片的集成度不断提高，片上系统（System on Chip, SoC）已经成为主流设计思路。SoC 的特点决定了需要集成电路工艺的兼容性，既要满足微处理器（Micro Controller Unit, MCU）的Flash 存储器的要求，又要满足锁相环电路需要厚金属高Q 值电感和可变电容晶体管。传统的III-V 族化合物集成电路工艺已经不能满足集成度的要求。同时，随着系统对于低功耗的要求越来越严苛，在片上系统SoC 中集成频率源IP 也将逐渐替代原有的分立式频率源电路，能够在不影响系统性能的前提下，大幅度降低系统的面积和功耗。

本文设计了一种基于标准CMOS（Combined Metal Oxide Semiconductor, CMOS）工艺的VCO，可实现宽带调谐范围，从2.3 GHz ～3.3 GHz，具有宽电压和宽温度范围。在2.97 V ～3.63 V 供电，-60 ～130 ℃均可稳定工作。采用了并联的可调节电容，用于扩展VCO（Voltage Control Oscillator, VCO）的振荡频率范围的同时也能保持很低的增益，从而提高了压控振荡器的噪声性能。同时使用FLASH非易失性存储器。FLASH IP 作为低成本化系统配置资源，通过通用的调试接口电路与外部通信，内部存储了配置锁相环所需要的控制字，对用户使用极为方便。本芯片还可以与通用的MCU 或者FPGA 等进行工艺集成，进一步提升系统功能，提升批次一致性和可生产性，简化外围电路器件，降低用户系统设计的总成本。

1 VCO 振荡电路的相位噪声来源

理想的LC 振荡器输出信号为：

其中是振荡频率，是振荡幅度，是初始相位。由于和是固定值。因此理想振荡信号的频谱是在处的单根谱线。

实际的LC 振荡器输出信号为：

() 代表振幅的抖动情况，()代表相位抖动情况。是振荡信号频率，对于|()|<<1 我们有：

可见发现实际振荡器的频谱和理想的频谱差别主要体现为频谱的纯净度，如图1所示。

图1 理想振荡器和实际振荡器的频谱特性图

非理性特性在时域上体现为信号的各个周期时间不相同，在频域上体现为频谱的不纯净。且造成的非理想特性总体表现为VCO 的相位噪声。

VCO 的相位噪声模型主要有两种。第一种模型是基于线性非时变系统建立的利森-卡特森模型

第二种模型是基于线性相位时变系统提出的吉米瑞-李模型。

基于上述模型，分析VCO 的相位噪声来源，主要包括以下几个方面：电流源、交叉耦合对管、可变电容管的噪声、LC 回路热噪声。其中通过使用高Q 值的电感电容可以降低LC 回路的热噪声。可变电容的非线性会引入AM-to-FM 噪声，通过将部分可变电容置换为电容开关阵列，可以减小可变电容的AM-to-FM 噪声。增大输出摆幅减小尾电流源噪声。后面章节将从LC 谐振电路、阵列式可变电容、VCO 整体电路、自动选带技术等几个方面设计VCO 和降低相位噪声。

2 LC 压控振荡器设计

本文使用了如图2结构的VCO，其相位噪声主要来源为PMOS 和NMOS 的噪声电流和非理想的L/C 电路。由于PMOS和NMOS的噪声由工艺决定，且需要和其他工艺兼容，因此只能优化L/C 的品质因数Q 值和系统的参考电流值以降低相位噪声。

图2 VCO 的原理图

电感的值由如下公式决定：

_Tank 表示LC 振荡腔体的系统阻抗，系统的虚部越大，实部越小，则值越高。

值越高，系统的噪声性能越好，因此需要尽量提高值，提升方式可以选择提高感值或降低的电阻。

对于所需要的谐振频率，和的乘积范围固定。如果需要提高感值则需要增加圈数，同时降低容值。在圈数固定的前提下，提高感值需要很大的版图面积作为代价，受到工艺DR（Design Rule)设计规则的制约。

电容的值远远高于电感，因此降低电感的阻抗十分重要，选择25 ～30 μm 厚度的金属层作为电感的制造层，芯片中选择将电感放在顶层，可以在尽量减少面积的前提下提高值。在设计规则允许的范围内，最多可以设置4 圈的全差分电感。

考虑到原理图中的电感只有两端引出，因此本文将2 个电感合并为一个电感，大幅降低了芯片面积。仿真结果：电感的感值为1 nH，阻值为0.8 欧姆。

3 分段式可变电容设计

VCO 的振荡频率由/的值决定，改变/的值可以调整VCO 的振荡周期。调谐可变电容器的容值范围为16 ～32 pF，变化范围为16 pF。设计的数控电容阵列应有50%的重复率，需要通过16 组数字码覆盖1 GHz 调谐范围，则每组调谐码硬覆盖120 MHz 左右的频率范围，以便尽量选择VT 值靠近中间的电容值从而提高系统的相位噪声，因此数控电容的变化量应保持在8 pF。50%的VCO 频带重复降低了VCO的灵敏度，也可以优化VCO 相位噪声。对电容进行二进制编码，可以降低电容的数量，版图布局时考虑了差分布局，因此电容数量分别为2、4、8、16。总电容数量为30 个。每对差分电容的容值均为8 pF。最终实现的电容阵列如图4所示。每切换一组数字码，调谐电压不变时，频率增加约60 MHz。

4 压控振荡器整体设计

VCO 的设计中，主要考虑了以下指标：

（1）灵敏度：VCO 的灵敏度与VCO 的相位噪声成反相关关系，因此尽量降低VCO 的调谐灵敏度，本芯片设定为40 MHz/V。

（2）带宽：VCO 的调谐频率范围决定了产品的应用范围，是最高和最低频率的差值，本芯片设定为1 000 MHz，单条频带带宽为120 MHz。

（3）线性度：由于可变电容的非线性导致VCO 的调谐灵敏度并非常数，为提升芯片一致性，一般要求在整个调谐范围内最KVCOmax 不大于KVCOmin 的2 倍。

（4）相噪：VCO 设计中最重要的指标要求，本芯片设定10 kHz 频偏处，相位噪声不高于-80 dBc/Hz@2.8 GHz。

压控振荡器设计采用了高Q 的电容和电感作为LC 谐振回路，采用互补的NMOS 和互补的PMOS 作为负阻单元，采用开关电容阵列展宽带宽降低VCO 灵敏度，其相位噪声指标优势明显，采用了差分电感结构，节约版图面积。VCO最终整体原理框图如图3所示。

图3 压控振荡器原理框图

其中MP1、MP2 和MN1、MN2 为差分负阻生成对管，用于将电流转换为震荡能量，L 和（CV，1）与（CV，2）组成了LC 振荡电路，其中CV 代表可变电容器。4C、2C、C 分别代表固定电容，用于调谐VCO 的振荡频率范围。B0、B1、B2 分别代表可变固定电容的开关管，用于控制电容接入。代表电调端。

最终形成的芯片版图如图4所示。

图4 振荡器的最终设计图

5 最优频带选带技术

为了实现输出频段的连续性和更好的相位噪声，所以VCO 的多个频段是相互重叠的，如图5所示。即实现相同的频率输出，可以选择不同频带和不同低热控制电压。而为了达到最好的相位噪声指标，应该选择能使VCO 工作在频段中心点附近的那个频段。因为，工作在频段中心点的VCO 温度漂移最小。而且，VCO 应用在VCXO 结构中时，只有让VCO 工作在频带中心点，才使得电荷泵的NMOS 和PMOS 匹配最佳，电荷泵的泄漏电流最小，电荷泵的杂散最小，使得相位噪声达到最优。

图5 频带交叠的多频带VCO

所以，本设计中加入了基于二分法原理的自动选带技术，这就是VCO 自举电路。VCO 应用于锁相环电路时，从VCO的输出端得到的振荡信号经过分频后、与参考频率进入鉴相器、然后鉴相器结果输出到电荷泵和环路低通滤波器，即可得到VCO 的电调电压。增加与上下门限电压的比较电路和选带逻辑电路，即可实现频带的自动选择功能。这里的选择范围为0.8 ～2.5 V。自适应频段选择电路如图6所示。