半导体制程前沿技术与新型晶体管结构

沈志春，夏玥，张清贵，刘心舸，吴欣延

珠海晶通科技有限公司，广东，珠海，519000

0 引言

众所周知，光刻机是生产芯片的关键部分，先进的半导体制程技术光刻机可以生产出高性能、低成本、低功耗的芯片。而芯片是现代工业的大脑，是人们生活离不开的时代产物，从航空航天器、军用战斗机、工业自动化机器手臂、出门驾驶的汽车，到手上拿的手机、家用电器等，芯片无处不在[1-4]。芯片远超钢铁石油成为我国进口额度第一，高达数万亿。提升国力离不开芯片的研发，而制造芯片的半导体制程技术又是我们需要攻克的难关。

本文介绍了全球半导体制程前沿技术及新型晶体管结构，结合目前成熟的工艺制程技术对工艺制程发展所面临的问题进行分析，提出了三种新型的晶体管结构，为未来更先进的半导体制程技术的发展提供选择。

1 半导体制程技术

工艺节点（nodes）是反映半导体制程工艺水平最直接的参数，目前主流的节点有0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、40nm、28nm、20nm、16/14nm、10nm、7nm、5nm、4nm。传统上（在28nm节点以前），节点的数值一般指MOS管栅极的最小长度（gatelength），也有用第二层金属层（M2）走线的最小间距（pitch）作为节点指标的。

节点的尺寸数值基本上和晶体管的长宽成正比，每一个节点基本上是前一个节点的0.7倍。这样一来，由于0.7×0.7=0.49，所以每一代工艺节点上晶体管的面积都比上一代小大约一半，也就是说单位面积上的晶体管数量翻了一番，这也是著名的摩尔定律（Moore's Law）的基础所在。一般而言，大约18～24个月，工艺节点就会发展一代。

由此可见，半导体制程技术的发展史本质就是半导体工艺节点的缩小史。自平面MOSFET器件工艺诞生后，特征尺寸就随着摩尔定律的指引在不停地缩小。在晶体管特征尺寸微缩的过程中，虽然也遇到过各种困难，但是通过将铝互联改成铜互联，在栅极加入High-k材料、引入Stress engineering等方法都可以在不改变平面器件工艺的情况下把尺寸做小。但是当栅极长度逼近20nm门槛时，对电流的控制能力急剧下降，漏电率也在升高，传统的平面MOSFET看似走到了尽头，材料的改变也无法解决问题。

为此，加州大学伯克利分校的胡正明教授给出了新的设计方案，也就是FinFET晶体管，又称鳍式场效应晶体管。在FinFET中，沟道不再是二维的，而是三维的“鳍（Fin）”形状，栅极则是三维围绕着“鳍”，这就大大增加了栅极对于沟道的控制能力，从而解决漏电问题。在28nm及以前的半导体制程技术所用到的是经典的平面型晶体管FinFET，自22nm节点上被英特尔首次采用，鳍式场效应晶体管（FinFET）在过去的十年里成了半导体器件的主流结构[5-6]。

图1平面型晶体管结构与鳍式晶体管结构

如图1所示，鳍式晶体管结构FinFET相比较于平面型晶体管MOSFET，鳍式晶体管结构的栅极对通道内电场的控制能力大幅提升。平面型晶体管栅极与通道的接触面积仅仅是由通道的宽度w决定的，而在鳍式晶体管中则是由w+2h决定。更大的接触面积导致了通道内电流传输的横截面积更大，因而对应的电阻更小、电流更大。

鳍式晶体管除了实现对通道更好的控制，另一个重要改进是允许栅极的长度进一步缩小。在平面型晶体管中，源极和漏极的产生是通过离子注入实现的。而在鳍式晶体管中，源极和漏极则是在栅极做好之后直接在鳍上外延生长（Source-Drain Epitaxy）。此时由于栅极的阻断，不会出现扩散层，也因此不会有短沟效应的问题。

2 半导体制程前沿技术现状

胡正明教授2001年在学界正式提出FinFET方案，但真正被商业落实还是在十年以后。英特尔在FinFET工艺上率先出手，2011年推出了商业化的22nm FinFET工艺技术。随后包括台积电在内的全球各大半导体厂商积极跟进，陆续转进到FinFET工艺中。从16/14nm开始，FinFET成了半导体器件的主流选择，成功地推动了从22nm到5nm等数代半导体工艺的发展，并扩展到3nm工艺节点。自2011年至今，全球最先进的前七大半导体厂商使用FinFET工艺制程进展如表1所示。

表1 鳍式场效应晶体管工艺制程全球前七大厂商进展

近十年间，FinFET技术成功延续了摩尔定律，但时至今日，随着摩尔定律失速，FinFET也仿佛走到了尽头。

然而到了4nm节点之后，鳍式结构已经很难满足晶体管所需的静电控制，其漏电现象在尺寸进一步缩小的情况下急剧恶化。因此，半导体行业急切需要一个新的解决方案在未来节点中替代鳍式晶体管结构。然而，新的晶体管结构需要尽量满足以下三个需求：

（1）新结构所需的生产工艺应该与鳍式晶体管相似，可以继续使用现有的设备以及技术成果；（2）新结构应实现对通道更好的控制，例如栅极与通道之间的接触面积更大；（3）新结构带来的寄生电容和电阻问题应得到显著改善。

3 半导体新型晶体管结构

为了半导体制程技术能够朝着更小的工艺节点3nm/2nm/1nm/0.7nm制程技术顺利发展，同时为了满足上一节中提出的三点需求，提出以下几种新的晶体管结构来替代鳍式晶体管结构。

（1）全环绕栅极（Gate-all-around，GAA）。这是一种继续延续现有半导体技术路线的新兴技术，可进一步增强栅极的控制能力，克服当前技术的物理缩放比例和性能限制。此晶体管结构为基础的MBCFET架构，解决了FinFET因制程微缩产生电流控制漏电的物理极限问题。MBCFET和FinFET有相同的理念，不同之处在于GAA的栅极对沟道四面包裹，源极和漏极不再和基底接触。GAA晶体管结构能够提供比FinFET结构更好的静电特性，可满足某些栅极对宽度的需求。这主要体现在同等尺寸结构下，GAA沟道控制能力增强，给尺寸进一步微缩提供了可能；传统FinFET的沟道仅三面被栅极包围，GAA以纳米线沟道设计为例，沟道的整个外轮廓都被栅极完全包裹住，意味着栅极对沟道的控制性能更好。全环绕栅极GAA晶体管的结构如图2所示，根据源极与漏极之间通道的长宽比不同，分为纳米线结构以及纳米片结构两种。在早期的研发中，包括IMEC和IBM等机构的早期工艺均采用的是纳米线结构。这是因为较高的长宽比很难控制纳米线与纳米线之间的刻蚀与薄膜生长。随着工艺的逐渐进步，在即将到来的2nm与3nm节点，台积电三星等众多厂商将会采用纳米片结构来实现更大的接触面积。而在纳米片之后，工业界可能会重新回到纳米线，因为纳米线可以允许更小的间距以及更大的表面积/体积比[7-8]。

图2 GAA全环绕栅极纳米线和纳米片结构

据eenews消息，三星代工厂流片了基于环栅（GAA）晶体管架构的3nm芯片，通过使用纳米片（Nanosheet）制造出了MBCFET（多桥通道场效应管），可显著增强晶体管性能，主要取代FinFET晶体管技术。与7nm FinFET制造工艺相比，3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低50%，逻辑面积减少45%。

（2）Forksheet的架构。Forksheet可以理解为Nanosheet的自然延伸，具有超出2nm技术节点的额外缩放性能。Forksheet的nFET和pFET集成在同一结构中，由介电墙将nFET和pFET隔开。这个技术的优势就在于它有更紧密的n到p的间距，并减少面积缩放。与Nanosheet FET相比，在相同制程下，Forksheet FET的电路更加紧凑。在从平面晶体管到FinFET再到Nanosheet的进化过程中，可以将Forksheet视为下一个发展路径。在这种架构中，sheet由叉形栅极结构控制，在栅极图案化之前，通过在pMOS和nMOS器件之间引入介电层来实现。这个介电层从物理上隔离了p栅沟槽和n栅沟槽，使得n-to-p间距比FinFET或nanosheet器件更紧密。通过仿真，IMEC预计forksheet具有理想的面积和性能微缩性，以及更低的寄生电容。Forksheet结构可能是半导体制程发展到2nm的可供选择的一种类型的晶体管结构，如图3所示。

图3 Forksheet的架构

（3）CFET结构。CFET即Complementary FETs（互补场效应晶体管），由两个独立的Nanosheet FET（p型和n型）组成，是一种把p型纳米线叠在n型纳米线上的结构。通过这种叠加的形式，CFET实现了一种折叠的概念，借此消除了n-to-p分离的瓶颈，能够将单元有源区域的面积减少2倍。CFET技术的一个显著特征是与纳米片拓扑结构具有很强的相似性，其新颖之处在于pFET和nFET纳米片的垂直放置。CFET拓扑利用了典型的CMOS逻辑应用，其中将公共输入信号施加到nFET和pFET器件的栅极，CFET结构可能是半导体制程发展到1nm的另一种类型的晶体管结构。其结构如图4所示。

图4 CFET晶体管结构

但随着制程技术越来越接近物理极限，想要把芯片继续做薄做小，先进制程也并不是唯一的道路，材料、封装等也都可以成为发展方向。

4 结语

作为备受关注的半导体产业，人们对于制造工艺和晶体管构型一直在不断探索，从传统平面型晶体管MOSFET到FinFET工艺，再到GAA环绕闸极和CFET结构，不断升级的制造工艺同时改变着晶体管的结构。但无论如何，随着制造尺度来到纳米级别，晶体管构型的升级将变得越来越频繁，CFET结构工艺之后，还会有更先进的工艺不断出现。不过半导体制程技术已经不再像十年前那样呈现线性进步，特别是到了0.7nm甚至是越来越接近原子尺度的情况下，半导体似乎逐渐走到了极限。