基于ADN2915的10G光中继传输复用系统

商昌文

摘 要：本文阐述了一种利用时钟恢复技术实现的10 G光中继传输复用系统，从硬件和软件两个方面，依次详细介绍了该系统的实现过程。系统简化了光纤的接线操作，大大提高了光传输的距离，具有普遍应用推广意义。

关键词：波长转换;ADN2915;CDR

1 概述

RapidIO 技术广泛应用于雷达信号处理系统当中，其通过 4 路或 8 路 850 nm 光路在两分系统间进行超高速数据通信。因原系统往往使用的是 850 nm 多模光纤，只能短距离传输几百米且光路甚多，非常不便于接线。而某些新型雷达通信系统中需要将原多路 850 nm 光路进行远距离且要求单纤传输。本文在此需求基础上讲述了一种光中继传输复用系统，可将多达 16 路的多模光信号（双向，每向各 8 路）传输系统简化为 1 路单模光信号进行远距离传输，该系统可实现并已实际应用于某项目当中。

2 系统总体框图

系统包括光波长转换单元，复用 / 解复用单元，BIT 状态上报单元。总体设计要求如图 1 所示。

3 硬件设计

3.1 波长转换单元

为了将光信号进行远距离传输，需将多 模 850 nm 光信号转换成单模光信号，其实现过程为先进行光 / 电转换再进行电 / 光转换。因为本系统为 10 Gbit/s 的高速电信号转换，高速差分对在电路板上传输必然会带来一定程度的信号劣变，因此后级使用 CDR（光时钟数据恢复）芯片 ADN2915 对高速电信号进行波形整形和重定时，从而获取较好的电信号质量。ADN2915 的功能框图如图 2。

3.1.1 时钟恢复芯片ADN2915

时钟恢复单元选用ADI公司的CDR芯片ADN2915，具有以下特点。

a）差分数据输入频率范围为：6.5 Mbit/s 至 11.3 Gbit/s。

b）无需参考时钟输入。

c）可选的限幅放大和均衡功能。

d）具有伪随机码的产生和检测功能。

e）具有 I2C 总线配置功能。

f）具有信号丢失及锁定指示功能。

ADN2915 电原理图如图 3。

3.1.2 ADN2915 软件配置

使用 Xilinx FPGA 芯片 XC6SLX45T 通过 ADN2915接口对其片内寄存器进行配置，流程如图 4。

配置部分 VHDL 代码如下：

when x”01” => q <= x”800980”;

--Register CTRLB

CTRLB（7） 1-->0，soft reset

when x”02” => q <= x”800900”;

--Register CTRLB

CTRLB（7） 1-->0，soft reset

when x”03” => q <= x”800810”;

--Register CTRLA

CDR_modes LTD，

when x”04” => q <= x”800a05”;

--Register CTRLC

CTRLC（2） 0 enable refclk，1：disable

refclk，

when x”05” => q <= x”80100c”; --Register

DPLLA default

TRANBAND 4 ，risge_edge

when x”05” => q <= x”801014”; --Register

DPLLA

TRANBAND 4 ，risge_edge adn falling，

3.2 波分复用/解复用单元

CDR 芯片 ADN2915 恢复出来的 10 Gbit/s 电信号经16 个 CWDM 光模块电 / 光转换后变成 16 路 CWDM 波长光信号，然后经波分复用模块合成一路光输出至对端，对端经波分解复用模块后还原为对应发端 CWDM 波长的光信号，后经波长转换单元再次转换成 850 nm 光信号还原输出。16 路 CWDM 光波长分别为：1 270 nm、1 290 nm、1 310 nm、1 330 nm、1 350 nm、1 370 nm、1 390 nm、1 410 nm、1 430 nm、1 450 nm、1 470 nm、1 490 nm、1 510 nm、1 530 nm、1 550 nm、1 570 nm。

3.3 BIT状态上报单元

使用 100 M/1 000 M 自适应以太网接口上报设备状态信息，网络协议采用 UDP 协议，上报状态信息包括每路光信号有无光输入、输入光功率数值、光模块工作电压、光模块工作温度、ADN2915 工作状态等，可以通過 PC 端配置软件更改参数。采用 Xilinx FPGA 芯片XC6SLX45T 通过硬件设计语言 VHDL 实现 UDP 协议，从而实现状态上报功能。

4 PCB设计

本系统传输速率为 10 Gbit/s，板上电信号衰变极大，为了达到较好的信号传输质量，PCB 的设计亦是相当关键的一个环节。

a）差分信号线对应该等长，以使两个信号同时到达输入端，路径长度的差异将直接导致信号变形。

b）避免信号路径的不连续性。不连续点发生在路径突然转弯处和板上的过孔处。采用圆弧线和减少过孔的使用以降低路径不连续性。

c）为了防止短路和减少串扰，在过孔、路径、焊盘间至少要留 l0 mil（1 mil = 0.0254 mm）的间隙，差分对间要留 20 mil 的间距，且要使器件和地的连接线尽可能短以减小电感;用来连接电源和接地的器件管脚过孔直径至少应不小于 l0 mil，过孔最好不用散热性结构以减小电感。

d）本次电路板板材选用 TU872SLK 高速材质，按6 层板设计，4 个信号走线层，2 个参考层，差分对线宽为 7 mil， 间距为 5 mil。

5 测试验证

使用安立公司 MP1800A 型误码仪进行误码率测试验证，误码仪输出数据速率设置为（1～10）Gbit/s，输出码型为 31 位伪随机码，经测试 24 小时稳定无误码。证明了本系统稳定可靠。

6 结语

应用本光中继传输复用系统，可将原雷达系统中多路多模光传输网络简化为使用单一芯单模光纤进行传输。方便系统的维护工作，传输距离也得到了大大的提升，最大可达 80 千米甚至更远。该系统具有较广泛的应用价值，有望作为原雷达光通信系统升级版的一种替代。

参考文献：

[1] ADN2915 datasheet[G].Analog Device Inc，2015.

[2] 郑常斌.PCB信号完整性分析与设计[D].北京：北京邮电大学，2008.

[3] Partan-6 FPGA PCB design and pin planning guide[G].ug393 PCB Layout，Xilinx Corporation，2012.

[4] Spartan-6 FPGA family：complete data sheet[G].Xilinx Corporation，2012.

[5] 叶祎恒.基于FPGA的UDP/IP硬件协议栈的研究与实现[D].西安：西安电子科技大学，2008.