结电容对功率MOSFET关断特性的影响分析
2022-05-30丁继唐开锋
丁继 唐开锋
摘 要:为了分析功率MOSFET关断特性,本文基于结电容的概念探讨了功率MOSFET关断过程的机理并推导了数学模型,表明了MOSFET关断过程存在“栅控”和“容控”两种控制模式;建立了功率MOSFET的Spice模型,仿真结果对数学模型进行了验证;设计了双脉冲实验,实验结果与模型和仿真结果一致。研究结论有助于器件设计优化和应用改善。
关键词:关断特性;结电容;Spice模型;双脉冲
1 引言
功率 MOSFET(metal-oxide-semiconductor field-effecttransistor,金属氧化物场效应管 ) 作为开关器件在电力电子领域广泛应用,随着新能源技术的发展,第三代半导体技术的成熟,功率 MOSFET 迎来了快速发展的机会,但复杂多样的应用环境,各不相同的器件参数,给功率 MOSFET 设计和应用提出新的要求。功率MOSFET 关断特性是器件应用的重要影响因素,在大功率、冷启动或者短路保护等应用中,由于电流较大,关断速度较快,常常出现严重的振荡,导致电磁干扰、性能降低甚至系统失效的问题 [1]。结电容是功率 MOSFET内部寄生电容,与器件关断特性密切相关 [2],基于结电容概念对功率 MOSFET 关断过程进行分析,建立 Spice模型进行仿真,并设计了双脉冲实验进行验证。通过对结电容对功率 MOSFET 关断特性的影响进行分析,有利于设计和应用人员对器件特性的了解,有助于器件设计优化和应用改善。
2 功率MOSFET关断过程分析
功率 MOSFET 内部存在不同的寄生电容,栅极和源极之间的电容 Cgs 又叫做输入电容,漏极和源极之间的电容 Cds 又叫做输出电容,漏极和栅极之间的电容Cgd 又叫做米勒电容。通常数据手册上提供的电容为C CC iss gs rss=+、 C C rss gd=和 C CC oss ds gd=+[3]。器件的关断过程同时也是结电容的充电过程,因此器件的关断特性与三个电容密切相关。
2.1 关断过程
功率 MOSFET 应用在不同拓扑中,但基本结构如图 2 所示。当下管关闭的时候,根据电感电流不突变的特性,电感电流 iL 几乎不变,可以将电感当作恒流源;下管电压升高的同时上管的电压按照相同的变化率降低,可以认为是两个并联的电容。等效电路如图 3 所示,其中 Cgd 、 Cds 为下管的结电容, Cp 为上管的结电容以及寄生电容;iL 为关闭时刻电感电流;iCh 为下管沟道电流。因此,当器件关闭的时候,电感电流 iL 分为 iCgd 、iCds 、 iCp 和 iCh 几部分。
2.2 关断两种控制方式
通常我们认为器件的关断速度 (dv/dt) 由公式 (1) 决定 [4],在这种情况下,当 iL 电流保持不变,关断速度由器件的结电容决定,电容越大,关断速度越慢;电容越小,关断速度越快。电感电流完全用于电容充电,沟道电流 iCh 为 0,关断速度较快,称这种控制模式为“容控”。
“容控”的理论需要满足一个前提,即驱动电路提供的驱动电流不受限制。在实际应用当中,由于器件的寄生电阻、线路阻抗、驱动电路驱动能力或者关断电阻,驱动电流 ig 不是无限大。当 Cgd 分得的电流 iCgd 小于驱动电流 ig ,此时关断 dv/dt 为公式 (1) 决定的“容控”模式。当 Cgd 分得的电流大于驱动电流, iCgd 最大只能到驱动电流,不能继续增加,dv/dt 不能无限制增加,此时关断dv/dt 受式 (2) 控制,即器件的关断速度主要由结电容Cgd 和驱动参数决定,增加电感电流不能增加关断速度,多余的电流从器件沟道流过, iCh 电流不为 0,称这种控制模式为“栅控”。
在器件在关断过程中, iCgd 满足式 (4) 的关系, iCgd与 dv/dt 不直接相关,主要决定于电容的比例和电流的大小,由于功率 MOSFET 的非线性特性,当电感电流iL 固定时,在器件关断过程中可能存在“栅控”和“容控”分段存在的现象,如先进入“容控”,再进入“栅控”。
3 基于Spice仿真分析
我們建立了 Spice 模型 [5][6],并带入不同的电容曲线对 MOSFET 关断过程进行分析。仿真软件为 Pspicelite,仿真电路为双脉冲电路,通过改变电容曲线和电感电流,观察 100~300 V 范围内的 dv/dt 变化。
图 4 为第一种电容曲线的仿真结果。如图所示,栅压 Vgs 进入到米勒平台后,沟道电流少量减小, Vds 电压缓慢上升;在进入到米勒平台后段,Vds 电压快速上升,同时沟道电流 iCh 快速下降到 0,电路中的 iL 电流转移到结电容中,因此 dv/dt 快速上升;当 iL 电流由 5 A 增加到 10 A 时,dv/dt 由 26.2 V/ns 增加到 52.2 V/ns,关断过程处于“容控”模式。应用中如果想减小“容控”下的关断速度,可以增加 Cds 电容。
图 5 为第二种电容曲线的仿真结果。在 Vds 电压快速上升阶段,沟道电流不为 0,只有部分电流转移到结电容中,因此关断 dv/dt 上升较慢。当 iL 电流由 5 A 上升到 10 A,关断 dv/dt 由 12.6 V/ns 上升到 13.8 V/ns,几乎不变,关断过程处于“栅控”模型。应用中如果想减小“栅控”下的关断速度,可以增加驱动关断电阻。
图 6 为第三种电容曲线的仿真结果。在 5 A 电流的工况下与第一种电容曲线相同,沟道中没有电流,关断过程处于“容控”模式。当电流上由 5 A 上升到 10 A,沟道电流先下降为0后又上升,dv/dt也是有一定的增加。关断过程经历了由“容控”进入“栅控”的过程。
器件設计和应用中,应当使正常工作时器件处于容控,可以减小系统损耗;而在冷启动或者短路保护时,电流突然增加,器件处于栅控,可以减小关断 dv/dt,避免产生振荡损坏器件。
4 双脉冲测试验证
通过双脉冲实验对器件关断过程进行验证。双脉冲平台为自主设计,包含了信号源 Agilent 81110A,1 000 V 高压电源模块,示波器 Keysight DSO9104A。待测器件为 3 A 700 V 超结 MOSFET 产品,驱动电压10 V,电感 1.2 mH,改变条件看关断电压 100~300 V的 dv/dt 变化。
保持电流 iL 不变,逐渐增加关断电阻 Rg。结果如图 7 所示,当 Rg 小于 200 Ω 时,增加 Rg 对器件关断 dv/dt几乎没有影响,但 Rg 超过 200 Ω 时,继续增加 Rg 将减小器件关断 dv/dt。由于增加 Rg 会减小线路的驱动电流,当驱动电流小于 Cgd 分得的电流后,器件由“容控”进入“栅控”,继续增加 Rg 减小关断的 dv/dt。
保持 Rg 不变,逐渐增加 iL 电流,当电流小于 1.78 A时,关断 dv/dt 随着 iL 的增加而增加;但 1.78 A 以后,增加 iL 并不能改变关断 dv/dt。当电流较小时,器件处于“容控”,关断 dv/dt 随电流增加而增加;当电流较大时,Cgd 分的电流大于驱动线路提供的电流,器件进入“栅控”,驱动保持不变时,关断 dv/dt 不随电流变化而变化。
5 结语
功率 MOSFET 在关断过程中存在“栅控”和“容控”两种控制模式,其中“栅控”中关断速度由驱动线路和Cgd 决定,与电感电流无关;而“容控”模式中关断速度由电感电流和 Coss 决定,与驱动线路无关。根据电容的比例,关断过程中可以在不同阶段存在不同的控制模式。本文建立了器件的 Spice 模型验证了相关理论,并分析了两种模式下的沟道电流;设计的双脉冲实验验证了两种模式的存在。
分析过程中忽略了电容的非线性、寄生电感、跨导以及阈值电压等因素的影响,同时“栅控”和“容控”两种模式和电容之间的规律缺乏量化分析,问题将在后续工作中继续研究。
参考文献:
[1] 刘松,曹雪,刘瞻.超结高压MOSFET驱动电路及EMI设计[J].电子产品世界,2021(6):77-82.
[2] 余宝伟.大功率SiC MOSFET驱动电路及功率回路振荡问题研究[D].北京:北京交通大学,2021.
[3]BALIGAJB. Fundamentalsofpowersemiconductor devices[M].Springer International Publishing AG. 2018:410-414.
[4] ZOJERB, VILLACH.Anewgatedrivetechnique for superjunctionMOSFETStocompensatetheeffects ofcommonsourceinductance[C].IEEEAppliedPower ElectronicsConferenceandExposition(APEC),2018: 2763-2768.
[5]LAAFARS, MAALIA,BOUMAAZ N.Spiceelectrical model of cool mostransistor considering quasi-saturation effect[J].Journalof TheoreticalandAppliedInformation Technology, 2020,98(11),1927-1936.
[6]DUANJL,FANT, WENXH.ImprovedSiCpower MOSFET model considering nonlinear junction capacitances[C]. IEEE Transactions on Power Electronics, 2018:2509-2517.