轨道交通试验台通用控制器的设计与实现

张相田

（中车青岛四方车辆研究所有限公司技术中心，山东 青岛 266031）

关键字：轨道交通试验台；控制器；灵活配置；性能可靠

前言

随着动车组和城轨车辆的迅速发展，其核心控制系统均需要配套的试验台来满足其功能、逻辑、算法和性能的测试。试验台的工作原理是控制被测设备依次执行相应的操作，并实时采集被测设备输出的数据来判断被测设备的功能和性能是否满足设计需求或满足车辆产品日常检修指标的要求。

目前多数试验台的控制器使用通用工控机和配套的采集板卡方案。该类方案的通用工控机和采集卡的硬件易于购买和集成，软件可以直接拷贝，不利于知识产权的保护。传统的工控机一般不满足轨道交通核心控制系统具有多路并行采集、智能运维、支持局域网组网和广域网接入等功能要求，另外工控机的成本相对较高。

针对现有轨道交通核心控制系统试验台控制器方案的不足，本文提供一种基于ZYNQ(ARM+FPGA）作为主处理器， CPLD和MCU作为从处理器的嵌入式轨道交通试验台通用控制器系统方案。

1 系统组成

轨道交通试验台通用控制器根据功能进行模块化划分和设计。总体划分为7个模块分别为：CPU板、电源板、模拟量采集板（AI）、模拟量输出板（AO）、数字量采集板（DI）、数字量输出板（DO）和背板。其中，电源板通过背板为系统内各个板卡提供电源。模拟量采集卡采用CPLD作为主处理器，可以并行采集多路高速信号，并通过自主开发的高速串行通信方式和CPU板卡的FPGA通信。模拟量输出板卡、数字量采集板卡和数字量输出板卡通过CAN通信接口和CPU板卡的ARM处理器进行通信。轨道交通试验台通用控制器总体结构如图1所示。

图1 轨道交通试验台通用控制器总体结构

2 硬件设计

2.1 CPU板

轨道交通试验台通用控制器CPU板卡的主处理器采用Xilinx公司Zynq 平台的XC7Z020芯片，可为高端嵌入式应用提供性能处理与计算[1]该芯片内部集成ARM和FPGA。在通用控制器CPU板卡的ARM上运行Linux操作系统并从FPGA内部的双口RAM读取FPGA的从IO卡获取的数据，调用内部算法模块处理后将结果再写入双口RAM，由FPGA 读取，FPGA再将读取的结果下发到相应的IO板卡，从而起到CPU板卡采集和控制IO板卡的功能[2]。此外，该板卡还具有以太网通信功能、无线通信和大数据存储功能，可为后续的数据挖掘提供技术支撑。通过芯片的FPGA扩展多路高速串行通信接口（SSB总线）。CPU板卡功能框图如图2所示：

图2 CPU板卡功能框图

2.2 模拟量采集卡

该板卡采用ADI的多通道、双极性、同步采样ADC芯片AD7606进行模拟信号采集[3]。单板卡应用两片AD7606可以采集16路模拟量，应用TI的24位精密ADC芯片ADS122U04进行PT100的采集，CPLD作为处理器将AD7606与ADS122U04转换完成的数据通过专用高速总线SSB或标准CAN总线将数据传送至CPU板卡处理。模拟量采集卡的功能框图如图3所示。

图3 MVB控制器功能框图

2.3 数字量采集卡

数字量采集卡板卡采用TI的隔离式、双通道数字输入接收芯片ISO1212DBQR进行数字信号采集，并对采集通道设计自测试功能。STM32F107作为处理器将ISO1212DBQR采 集并转换完成的数据通过CAN总线传送至CPU板卡处理。每块数字量采集卡可采集32路DI信号。数字量采集板卡的功能框图如图4所示。

图4 数字量采集卡

2.4 模拟量输出卡

模拟量输出卡板卡采用ADI的集成四通道DAC芯片AD5755-1进行16模拟信号输出。为了保证AO输出的可靠性和安全性，板卡采用隔离芯片进行控制信号与输出信号的隔离。AO板卡的主控芯片采用STM32F107，通过CAN总线与CPU板卡通信。模拟量输出卡的功能框图如图5所示。

图5 模拟量输出卡

2.5 数字量输出卡

该板卡采用TI的四通道数字输出芯片TPS4H000-Q1实现数字信号输出，数字信号的电压由外部电源通过面板连接器提供。DO板卡的MCU采用STM32F107，通过CAN总线 与CPU板进行数据传递和控制。每路数字信号输出通过TI的数字输入芯片ISO1212实现反馈诊断。数字量输出卡的功能框图如图6所示。

2.6 电源板

电源板卡负责将外部电源输入转换为通用控制器所需要的±15 V和5 V直流电源。电源板卡采用隔离DC/DC模块设计，输入端具有过压保护电路、过流保护电路、滤波电路；输出端通过背板连接器与背板连接。电源板卡硬件架构如图7所示：

图7 电源板卡硬件架构

2.7 背板

背板采用SSB总线和CAN串行总线，可提智能数据采 集快速并行采集和产品的扩展性。背板用于连接CPU板、电源板、数字量采集板、模拟量采集板、数字量输出板和模拟量输出板等各功能板卡。CPU板卡可通过背板的SSB总线和CAN总线管理模拟量采集卡，通过CAN总线管理其他IO卡。

3 软件设计

轨道交通试验台通用控制器软件平台主要由CPU板软件、各IO板（AI、DI、DO、AO）软件和上位机软件三部分组成。通用控制器最核心的软件设计为高速数据采集软件和远程维护软件。

3.1 高速采集软件

CPLD通过内部的A/D控制器模块将外部多路模拟量信号高速并行采样。采样后的多路数据在CPLD内部进行缓存，缓存后的数据通过SSB总线，经过背板的LVDS信号传输至CPU板卡的FPGA处理器，FPGA处理器通过ZYNQ芯片内部的AXI总线传送给ARM。高速输出传输的链路框图如图8所示。

图8 通用控制器高速数据采集

3.2 远程维护软件

轨道交通试验台通用控制器支持远程软件维护功能。上位机或者远程界面下发升级指令后，产品的主处理器ARM会判断产品目前是否具备软件升级条件。如果升级条件具备，将自动接收升级软件包并升级相应处理器的程序。远程软件升级流程如图9所示。

图9 远程维护软件流程

4 结束语

轨道交通试验台通用控制器的成功研制解决了轨道交通多类核心控制系统测试台重复开发的问题。控制器通过模块化设计，具备高速并行采集、支持二次开发和灵活扩展能力，系统的最小单元基本满足小型试验台的功能需求，又可以通过硬件灵活扩展或者无线有线通信方式获取分布式终端产品的数据，实现分布式布局并满足大型试验台控制需求。轨道交通试验台通用控制器的成功研制和使用，节省了重复研发的劳动力，降低了测试台维护的成本，对后续核心控制系统的测试提供了有效的解决方案。

图10