基于SOPC数字锁相放大器设计与实现∗

杨保海，任全会，李海生∗

(1.广西民族师范学院数理与与电子信息工程学院，广西 崇左 532200；2.河南省高速铁路运营维护工程研究中心，河南 郑州 451460)

在电子信息工程领域，噪声不可避免地以各种形式存在。把微弱信号从含噪信号中精确提取出来是目前很多学者重点研究的内容，微弱信号检测技术在工程技术领域应用非常广泛[1－2]。因为锁相放大技术测量精度较高，在微弱信号检测技术中应用最为广泛。模拟锁相放大器存在很多的问题，比如存在温度漂移，精度不高，稳定性差以及抗噪声能力差等。

目前市场上的数字锁相放大器也存在一些缺点，体积大，无法在线升级，稳定性差等[3－4]。为了解决这些问题，文章提出了基于SOPC 数字锁相放大器设计，把数字锁相放大器集成到SOPC 系统上。和传统的数字锁相放大器相比，不但系统稳定好、精度高，不受温漂和偏置的影响[5]，同时放大器的体积也大大缩小，便于携带。

1 基于SOPC 数字锁相放大器硬件设计

1.1 总体硬件设计

系统总体设计如图1 所示。整个硬件系统包括信号预处理、A/D 转换和SOPC 系统三部分。

图1 总体方框图

1.2 SOPC 系统内部结构

SOPC 系统选用Altera 公司的Cyclone IV 型FPGA，数字锁相放大器使用软件QuartusⅡ在FPGA上实现[6]，其原理图如图2 所示。

图2 数字锁相放大器原理图

假设待测信号是Xi(t)，DCO 会产生一对正交信号[7]，此两个信号用Xo1(t)和Xo2(t)表示，其表达式为:

式中:Xim表示的是待测信号的幅度，Xom表示的是通过DOC 后的信号幅度，ωi表示的是初始瞬时角频率，ωo表示的是通过DOC 后的瞬时角频率，φi表示的是初始瞬时相位，φo表示的是通过DOC 后的瞬时相位。以正交信号的其中一个为例进行分析，因为两个信号的运算基本相似[8]。

把Xi(t)分别乘以Xo1(t)和Xo2(t)则:

式中:K表示的是乘法器比例因子，FIR 滤波器的主要功能就是把Xd(t)中的和频分量去掉，同时还要保留住差频分量，环路滤波器的主要功能是去掉差频信号中的高频噪声[9]，这样就可以得到DOC 的控制电压Xc(t)，Xc1(t)和Xc2(t)是Xc(t)的电压分量。

输出信号的频率可以通过Xc(t)的变化进行调整:

如果锁相环处于相位锁定的时候，就可以把Xc1(t)和Xc2(t)提取出来，同时就可以把Xi(t)的幅度和相位信息表示出来:

1.3 信号预处理电路

此电路的主要功能是预先处理待测信号Xi(t)，这样A/D 转换时采样效果更好。预处理电路主要由三部分构成。第一部分是固定增益放大电路，此电路选用OPA657 型集成运算放大器[10]，此电路可以满足信号频率为100 kHz，幅度允许最大值是1 μV，硬件电路图如图3 所示。

图3 固定增益电路

第二部分是程控放大电路，此电路选用的是AD8253 型数控增益仪表放大器。电路图如图4所示。

图4 程控放大电路

第三部分是工频滤波电路，此电路选用的是NE5532 型低噪运算放大器，电路图如图5 所示。此电路在进行信号放大的同时，还通过两级带阻滤波器很好地滤除工频噪声[11]。

图5 工频滤波电路图

2 软件设计

图6 就是数字锁相放大器主程序流程，通过软件QuartusⅡ在SOPC Builder 环境下实现，软件编写采用汇编语言和硬件描述语言Verilog HDL 语言，除了主程序还包含有液晶显示驱动、对键盘进行扫描等子程序。

图6 锁相放大器主程序流程图

3 测试结果和结论

3.1 测试结果

为了验证文章方法的正确性，对系统进行了测试，待测信号通过安捷伦N5182A 信号发生器和100 dB 衰减网络产生，测试值通过泰克DSA8300 数字示波器产生[12]。测试结果如表1 所示。

通过表1 的测试结果可以看出，基于SOPC 数字锁相放大器最低可以测量幅度为100 nV 的微弱信号。

表1 测试结果

在被测信号为纳伏级的时候误差率相对较高，但是总体也小于0.35%，但被测信号达到微伏级的时候，误差率会进一步的降低，可以达到0.1%以下。

测量信号和被测信号的相位差都在10°以下，最低可以达到1°以下。

3.2 结论

文章介绍了一种基于SOPC 数字锁相放大器设计，数字锁相放大器是基于FPGA 实现的，在SOPC Builder 环境下定制完成，被测信号通过信号预处理电路和A/D 转换电路之后输入到SOPC 系统中进行处理。通过测试可以看出测量精度高，误差率最低可以达到0.1%以下。此外，此系统稳定性好，体积小，便于携带，可以实现在线升级，具有良好的工程实用价值。