用于电源转换器的浮地高压电平转换器

王晓婧 曾艳妮 王虎 熊平

（陕西亚成微股份有限公司 陕西省西安市 710075）

快速浮置高压电平转换器将输入的逻辑电平信号转换为正或负高电压域，在高速功率转换器应用中受到越来越多的关注[1-2]。在文献[2-5]中已经报道了几种基于交叉耦合CMOS 锁存器对的快速电平转换器。在文献[2]中，电容耦合电平移位电路可以显着减小传播延迟，但是由于片上电容器的电压处理能力，电压转换范围受到限制。在[3-4]中实现了另一种采用共源共栅方式使用两对反相器的架构。此架构中堆叠的晶体管可以承受比工艺极限更高的电压，但是需要在VDD 和接地中间提供额外的辅助电源电压。在文献[5-6]中报道了一种基于高压共源共栅锁存结构的快速浮动高压电平转换器，其中使用了DMOS 晶体管用以吸收两个电压域之间的电压差以保护晶体管在操作时不会击穿。本文提出了一种基于[5]的电瓶转换器结构并改善其转换速度，于电路中加入一预充电偏置电路，可减少电平转换操作期间的电压转换延迟，减小额外的功率消耗，设计以调用P-cell 为基础，布局整体电路。

1 浮地电压转换器架构

1.1 浮地电压转换器原理

图1(a)显示了类似[5]中提出的一种浮动电压转换的架构，可将0~5V 的电平转换到较高电压的VSSH~VDDH（例如20~25V）。图2(a)显示了与图1(a)对称的架构，可以把0~5V 的电平平移转换到较低电压的VSSE~VDDE（例如 -25~-20V）。通过采用高压钳位DMOS 晶体管，该种电路可以成功地阻止高压开关操作影响低压逻辑，击穿低压晶体管，但是转换速度受到高压DMOS 晶体管寄生组件的限制。此外，如图1(a)所示，有源钳位晶体管和交叉耦合对之间的尺寸比必须经过仔细设计，以避免额外的功率和传播延迟。在[6]中提出了一种改进的体系结构，以提高图1(a)的转换速度，但是需要额外的浮动SR 锁存器。

1.2 本文提出的改良型浮地电压转换器架构

为了降低由于DMOS 晶体管的寄生组件而在图1(a)和图2(a)的电压过渡期间内的上升和下降时间以及此后的传播延迟，在两个晶体管之间插入了预充电的低压PMOS / NMOS 对高端逻辑输出和有源钳位DMOS 晶体管的栅极。图1(a)和图2(a)显示了电路原理图中为了分别偏置两个增加的PMOS / NMOS 晶体管，采用了一对与电阻串联的齐纳二极管。预充电电路可以在电压过渡期间帮助快速上拉/下拉DMOS 器件的漏极电压，以减少DMOS 晶体管的电容影响。另外，低压交叉耦合锁存器对与DMOS 晶体管之间的尺寸比不再相关。由于本征PMOS / NMOS 晶体管的寄生电容相对较小，因此上/下速度的影响较小。为了避免器件击穿，必须将这两个预充电的器件插入高压掩埋层（图1(a)/ 图(a)中的虚线区域）。因此可将预充电单元中的所有组件设计为最小尺寸，以减少寄生效应。此外，可将用于偏置PMOS / NMOS晶体管的电阻值设计得较大，以减少额外的静态功耗。

图1：浮地升压电压转换电路原理图(a)以及布局图 (b)

图2：浮地降压电压转换电路原理图(a)以及布局图(b)

2 电路布局与实现

2.1 电路布局

如图1(b)与图2(b)所示，经过调用Pcell并进行布局优化摆置后，于电路布局上大量减少面积，且布局结果的长、宽比也有好的表现。布局中的摆置阶段考虑到高压仿真电路的对称及隔离环（isolation ring）摆置的优化摆置流程。此外，优化各组件布局摆置过程中并将绕线加入考虑，为后续绕线阶段做预留空间的保留。绕线阶段所需考虑的布局限制包括电源供应线的走线、组件之间考虑对称的绕线及如何使绕线符合设计验证规范等，其中由于高压仿真电路操作电压高且各组件，其设计中的供应电源也较多，如何设计布局多电源的走线，使电路于绕线阶段可以更容易实现，并且于最后的后仿真（post-simulation）可以有好的表现更为重要。本论文程序输入为以P-Cell 方式完成布局摆置且符合设计验证规范的电路布局设计，而输出结果为各组件相对摆置位置的结果，且摆置的结果为考虑过设计规范验证的最佳解。得到输出结果后，将组件以P-Cell 的方式呼叫，实现摆置结果于布局软件中显示。

表1：浮地电压转换电路实现性能

图3：浮地电压转换电路测试波形(a)输入5V/0V，输出25/20V(b) 输入5V/0V，输出-25V/-20V，频率均为500kHz。

2.2 电路实现

本论文用的高压模拟电路设计为电压位准移位器，其设计中包含可实现2.5 伏特至5 伏特、5 伏特至25/-25 伏特等多种电压的设计，而设计中也有许多高压电路的复杂组件，工艺采用0.25μm1P3M高压BCD 技术，图1(b)与图2(b)显示了设计的电平转换器的芯片布局图，可实现具有电平上升/下降功能。其总布局尺寸为2595.6μmx 649.4μm，每个单元的尺寸分别约为150μmx 130μm。图3(a)显示了采用有源HV-MOS 钳位而没有预充电电路的设计电平转换器的测量结果。通过将输入信号设置为频率为500 kHz 的方波并输出1pF 的电容负载来进行测量。对于向上电平转换器的传播延迟为6.8 ns。过渡能量估计为26.9pJ。图3(b)示出了使用与图3(b)相同的测试配置所提出的电平转换器的测量波形。传播延迟为3.9 ns，每次转换的代价为26.1pJ。表1 总结了测得的性能。

3 结论

本文介绍了用于电源转换器的快速浮动高压电平转换器的设计。该电路采用一对预充电的MOS 晶体管，以改善升高电压的传播延迟。使用0.25μmBCD 技术实现并比较了高压电平转换器的性能。实验结果表明，提出的电平转换器可以将5 V 逻辑电平转换为25 V 和-25 V 逻辑电平，传播延迟分别为6.4 nsec 和3.9 nsec，每次转换的成本为26 pJ。与传统的高压电平转换器相比，具有转换效率高，传输延迟低的改进功能。