多通道采集系统接地方式研究

梁晨，于骏申，黄松威

（上海船舶电子设备研究所，上海 201108）

关键字：ADC；模拟地；数字地；星型接地

0 引言

随着高速数字信号处理的发展，对采集系统的输入端处理宽动态范围、高速实时转换的需求日益迫切[1-2]，在高速时钟、控制信号等恶劣的数字环境下[3-4]，特别是针对多通道接收系统同步工作时，如何保持ADC接收系统设计本身的性能指标，成为采集电路设计的关键[5-6]，其中在高速大电流数字回路的接地方式选择中尤其重要[7-8]。

1 采集系统接地层

连续低阻抗大面积接地层对ADC模拟和数字电流环路十分重要。无论是模拟接地层还是数字接地层，作为高频数字逻辑信号产生的高频电流的低阻抗返回路径，在电噪声分析及消除处理中直接影响着ADC性能指标[3]。由于电路中工作电流总是流向低阻抗路径，在电路电流环路设计中需将串联电感与电阻降至最低。参考附图1中模拟电路与数字电路的返回路径，由于数字电流回路设计不合理而对模拟电路产生了误差电压及噪声摆动。

图1 模拟、数字电流返回路径结构图

在理想情况下，ADC采集系统应具有一整块或一整层接地空间，用于给信号电流提供理想的环路流通路径，但实际情况往往不尽如人意，电路功能区间的划分，供电系统的复用，电路板外形设计的限制等，往往会造成接地层阻抗不连续，相邻大面积接地之间出现薄弱部分，电流返回路径出现分割等现象，严重影响信号完整性。

2 模拟和数字接地层设计

在多路采集系统中，需使用大量并行工作的ADC混合电路，因此针对模拟电路环路与数字电路环路最好使用分离的接地层，将两者间的交流容性耦合降至最低。在多板卡设计中，利用接收电路母板，将分离模拟接地层与数字接地层物理分开，相互分离直至系统供电电源的星型接地点处。

2.1 模拟接地层

随着ADC技术的发展，目前低数字电流的ADC及DAC可视为模拟元件进行设计分析，在模拟电路部分，电路输入端连接的运算放大器和基准电压源需要去耦连接至模拟接地层，从而降低ADC输入端与基准参考值的噪声耦合。参考附图2，虽然ADC芯片内部分为模拟电路与数字电路两部分，分别对应模拟接地（AGND）与数字接地（DGND），但其内部因工作电路参考点唯一性要求，实际上模拟与数字电路是必须相连通的，即AGND与DGND通过大面积铺地直连的方式连接在一起，统一接至AGND。作为ADC模拟电路的供电电源，同样也是噪声的输入源，对于低功耗和便携式设计的需求，使得在电源设计上会优先选择开关电源而不是传统LDO，所以在模拟电路电源设计上需要提高其电源抑制比（PSRR-ac），在接地和布局上需保证电源回路接地层完整且连续，电源输出端和ADC供电端需增加去耦电容连接至模拟地。

图2 多路ADC 采集模块处理流程

2.2 数字接地层

在ADC芯片内部数字电路的设计上，需要减少高速数字电流对系统的噪声影响，低电压供电、差分输入、输出信号，缓冲寄存器隔离总线噪声，数字供电磁珠隔离、去耦接地等操作，可进一步降低ADC高速数字电路工作时，对模拟端引入高频噪声影响。参照附图2，数字端电流噪声回路通过数字电源端与数字接地端去耦电容形成最短环路，降低系统高频电噪声影响。数字供电端通过磁珠与模拟供电隔离，但来源于模拟供电，同样也需要回流至模拟接地端，故数字接地端与模拟接地端需采用最短路径连接方式，降低回流电流及其波动对模拟电路的影响。在ADC数字电路与模拟电路部分，本质上讲供电均为模拟电源供电，接地层均为模拟接地层。

2.3 模拟和数字接地层分离

在实际的工程应用中单路的采集电路设计与多路的采集电路设计往往会有较大的区别，尤其是在接地设计上会出现较大分歧，单通道的ADC电路可简单地划分出数字地与模拟地，通过简单的单点接地方式，从而达到将数字信号与模拟信号隔离的效果，具体如附图3所示。但在多通道采集电路中，这种方法难以适应。这时需要针对模拟与数字电路使用分离的接地层，在物理上分离较敏感的模拟电路与产生噪声较多的数字电路，通过避免重叠将二者之间的高频交流串扰与容性耦合降至最低。相互分离的数字接地层与模拟接地层通过母板构成相应的接地网络，扩展延伸至多板卡、多系统网络，最终通过位于供电电源的接地点处相连，多条接地链路需满足大面积且连续的低阻抗特性。

图3 模拟与数字接地层分离方式

2.4 模拟和数字接地层连接

通常情况下，采用数字地与模拟地相互分离的方式，将ADC中AGND与DGND连接起来，且连接点为模拟接地层与数字接地层的交点，高噪声数字电流通过数字电源流入数字接地层， 返回数字电源形成环路，与电路板模拟部分隔离。但在多板卡复杂混合电路中，很难通过采用器件手册的典型连接布局方式解决问题，对于低数字电流的混合器件，由于数字瞬态电流流入去耦电容与DGND间的环路，而未流经模拟接地层，模拟与数字接地层之间的噪声虽然会降低数字接口上的噪声裕量，但使用低阻抗数字接地层且保持在较低水平下，返回至系统电源接地点后，不会对系统性能造成不利影响。

3 接地与去耦设计

在多板卡采集系统中，通常采用专用的PCB母板作为采集板卡之间互相连通的有效途径，母板多引脚（一般不少于35%）专用接地且PCB大面积接地敷铜，形成低阻抗接地层。一般采集系统的接地方案主要有“多点”接地方式与“星型”接地方式两种。

3.1 “多点”接地设计

参考附图4，在“多点”接地的采集系统中各采集板卡与母板，可通过多点连接至机壳接地，系统中各个接地环路，通过机壳扩散至各自的最低阻抗返回路径。此方法常见于全数字系统，对于低数字电路的接地电流，在相对较低且可顺利扩散至大面积接地外壳时，通过设备外壳构造接地等电势层，将因数字电流在回流路径上产生的干扰信号降至最低，模拟电路也通过外壳接地层回流至模拟电源接地点。在构造可多处接地的机壳、背板等金属板壳时，需保证接触点具有良好的电气接触，可通过自攻螺丝压接金属板、咬合垫圈等措施保证接触性能良好。

图4 “多点”接地方式结构图

3.2 “星型”接地设计

参考附图5，“星型”接地的采集系统通常用于在单板就需将模拟与数字系统相互分离的高速混合电路。在大量高速数字信号的混合电路中，敏感的模拟电路系统必须从物理上与高频噪声干扰信号相隔离，避免接地路径重合而产生容性耦合，模拟接地层与数字接地层相互独立至连接器、母板、背板，最终在系统电源接地处完成系统接地点连接，模拟、数字接地层在PCB中应保证大面积敷铜，与电源的连接方式应保证具有足够多的低阻抗线段进行紧密连接，如宽体铜质编织带，从而获得最小的感抗与阻值。

图5 “星型”接地方式结构图

在每块采集电路板单元中，通过背靠背肖特基二极管保证模拟接地层与数字接地层不会产生较高压差，避免击穿敏感器件，同时低电容与低压降可防止模拟与数字接地层产生交流耦合。在两块接地层之间，若出现高于300mV的直流或交流电压，将会对敏感芯片造成损坏，同时对于逻辑门电路的控制也会造成误操作及闭锁等故障，这时应用于铁氧体磁珠的替代方案虽然会增强高频噪声隔离和去耦能力，但在高电流的饱和情况下将不适用。

3.3 低频和高频去耦设计

在采集系统的去耦设计中，首先应对每个进入电路的电源，通过高质量电解电容耦合连接至低阻抗接地层，降低通过电源线路耦合进入系统的噪声，此外，在每个ADC芯片电源引脚处，也需特别针对高频噪声进行去耦处理。针对典型ADC芯片电源管脚旁的0.1uF陶瓷电容，通过过孔连接至接地层，再由芯片GND接地管脚旁的接地过孔完成电流环路，将去耦电容的接地路径上的电感量降至最低。供电电源串接的铁氧体磁珠会增强高频噪声隔离和去耦效果，但在高电流工作情况下，需保证磁珠不饱和且不在非线性区间。

3.4 PCB接地层布局设计

多板卡采集系统中，每块PCB电路板均应至少铺设一层专属接地层，对于复杂电路中出现的电源跨越、功能配置电路等因过孔、通孔造成的接地层阻抗不连续，或出现接地“孤岛”等电流返回路径被切割现象，需增加PCB层数，保证接地层不低于85%的接地面积。对于混合电路PCB设计中模拟地与数字地需单独设置专属的接地层网络，二者之间应尽量避免投影重合，减少因板级间电容耦合，造成高频数字信号耦合至模拟电路。

参照附图6，采集系统PCB布局设计需将系统中所有敏感区相互隔离，且尽量缩短信号路径，将高电平模拟信号与低电平模拟信号隔离，且二者均远离数字信号，防止不同信号相互干扰，降低系统噪声。此外对于系统采样时钟需特别注意其走线及返回路径位置，尽量与数字、模拟系统隔离开，避免对模拟信号产生噪声影响的同时还需防止数字电路对其产生影响。在多板卡系统中连接器上的信号应通过接地引脚相互分离，形成法拉第屏蔽效应，减少相互之间的耦合。

图6 PCB 结构布局示意图

4 数字信号影响分析

采集系统在正常工作时，时钟信号、数据传输信号、控制信号等高速数字信号相对于模拟电路而言，都是严重的干扰信号源，如何减少数字信号对模拟信号的影响往往决定了采集系统的性能指标。

4.1 采样时钟影响分析

采样时钟在采集系统工作时，其定频干扰和辐射噪声始终贯穿于整个电路系统，产生时钟的振荡器在因相位噪声而出现抖动时，会将孔径抖动等干扰信号及其高次谐波耦合至ADC前端的模拟输入与输出信号中，增大噪声水平和失真度。因此采样时钟发生器及电路应与高噪声数字电路隔离开，并接地去耦至模拟接地层，但对于由FPGA、DSP等数字芯片产生的时钟信号，必须由数字接地层传递至模拟接地层，时钟噪声直接添加至两层接地区间，产生过度抖动和干扰谐波，大大降低了采集系统的信噪比。ADC差分时钟信号输入，外加高速驱动芯片缓冲隔离、RF变压器耦合隔离、低电平ECL、LVDS有源差分驱动等方式，可以将高速数字时钟产生端（数字地）与ADC时钟输入端（模拟地）进行隔离，从而降低干扰信号耦合与低相位噪声影响，减少系统信噪比影响。

4.2 数字信号输入、输出分析

多路ADC数字信号在同步工作时，数字端口会在瞬时扇出较大电流，造成电路亚稳态工作，在出现误码的同时，瞬时大电流流经匹配不连续区间处，会产生谐波及干扰，多通道间也会产生串扰及耦合，影响ADC前端模拟电路。因此在数字信号驱动设计时，需通过串联匹配电阻，降低驱动电流，减少电路同时扇出时的电流冲击，同时利用数据缓存器，可将转换器数字线路与数据总线两端噪声隔离开，减小ADC输入、输出端驱动电流接地环路范围，减少数字开关电流，降低耦合至ADC模拟前端电路的可能，ADC电源端去耦连接至模拟地，逻辑电路端应去耦连接至数字接地层。

5 试验及总结

在实际工程应用中，以2块采集板共180路AD7690构成的多通道采集系统，采用ADC数字接地端接DGND，FPGA的时钟、控制信号未加缓存器，ADC输入端采用单端输入方式，PCB数字接地层与模拟接地层未明显区分的设计方式，产生的结果为在模拟电路高增益下出现电路震荡，FPGA时钟信号耦合至ADC输入前端，造成接收系统的短路噪声指标在-107dB～-95dB之间，且出现区域性通道明显不一致，通过改进设计，将电路板中模拟地与数字地明显区分，采用模拟、数字接地层单点电阻连接方式，ADC模拟接地与数字接地端均铺设大面积模拟接地层，FPGA的时钟、控制信号均采用缓存器加串联匹配电阻的方式，且尽量优化高速信号走线方式，ADC输入端改为差分输入，改进后的接收系统短路噪声指标为-129.2dB～-129.5dB之间，各路通道指标保持高度一致。

通过实际对比测试，在多通道高速采集系统中，在充分理解ADC内部工作原理的情况下，应用“星型”接地方式，保证ADC模拟接地层区域阻抗连续，区分PCB中模拟、数字接地层，对模拟、数字电路及其环路在物理空间上进行划分，对ADC电路电源、参考电压进行去耦设计，同时，通过缓存器、匹配电阻、差分信号等手段，尽可能地降低高速数字信号对模拟电路的影响。在实际设计中可先区分模拟与数字接地层，并预留跳线连接，并在对电路的测试分析过程中，选择合适的接地方式。