硅基OLED数字型像素驱动电路MOS管尺寸对数据写入的影响

徐 勇，祁鹏赫，黄 苒，赵博华*，刘梦新

(1.中国科学院大学，北京 100049；2.中国科学院 微电子研究所，北京 100029；3.中国科学院 硅器件技术重点实验室，北京 100029)

1 引 言

作为获取信息的主要途径，显示领域得到了人们广泛的关注。微显示领域作为显示领域其中的一个大的分支，特别是硅基OLED微显示器件，具有快速的光学响应时间(微秒级)、高对比度、低功耗、宽视角、主动发光、发光效率高等优点[1]，因此特别适合应用于虚拟现实(VR)和增强现实(AR)等近眼显示。像素阵列可以通过标准的CMOS工艺在单晶硅衬底上实现，与多晶硅(p-Si)或者非晶硅(a-Si)衬底技术相比，它能够实现更高的像素密度(PPI)[2]。同时，基于CMOS工艺可以把外围驱动电路、时序控制器和DC-DC转换器等集成到一个芯片上[3-4]。

目前微显示像素单元的尺寸都小于10 μm×10 μm，而OLED器件的发光电流与显示面积成正比[5]，因此OLED器件的工作电流非常小，通常只有几十pA到几十nA，所以很难实现精确控制像素电流。如果控制驱动晶体管工作在饱和区，为了实现小电流驱动，需要驱动晶体管的宽长比很小，即沟道长度L很大，这不符合高分辨率需要的小像素面积要求。传统的解决方案是使驱动晶体管工作在亚阈值区域[6]，驱动晶体管的沟道长度L可以被缩小到常规尺寸，但是工作在亚阈值区域的驱动晶体管的电流容易受到阈值电压的变化影响，导致像素发光均匀性变差，虽然文献[7-8]通过对阈值电压采样解决了阈值电压失配问题，但是这种驱动方案时序比较复杂、增加了功耗同时增加了像素电路的面积。

由于模拟结构的像素单元需要保持电容，因此像素尺寸很难继续微小化，为此数字驱动的方式得到了采用[9]。数字驱动控制灰阶一般使用脉冲宽度调制(PWM)或脉冲密度调制(PDM)[10]。基于数字驱动方法主要有3个优点：第一，数字驱动电路比较简单，因为列驱动电路使用移位寄存器而不使用DAC[11]；第二，数字像素驱动电路一般采用PWM方法，通过控制占空比的大小来控制像素单元发光时间，大部分MOS管作为开关工作，对MOS管的尺寸要求较小，像素单元面积可以做到更小；第三，数字驱动的像素电路只有“0”和“1”两种状态，能实现更高的对比度。

本文详细分析了开关管尺寸对6T SRAM结构像素电路数据写入的影响，通过理论计算和仿真确定了数据正常写入需要的合适开关管尺寸。在此基础上，本文还提出了一种新型数字型硅基OLED像素电路，在实现相同功能的情况下比传统的基于SRAM结构像素电路少一个MOS管，并且开关管可以使用工艺最小尺寸，从而减小了像素电路单元面积，更满足微显示芯片高分辨率、高PPI的要求。

2 数字驱动的硅基OLED像素电路结构及其仿真分析

2.1 传统的SRAM结构像素电路及其工作原理

传统的SRAM结构像素电路如图1所示，其中T2、T4、T6为PMOS，T1、T3、T5为NMOS，OLED为发光单元。T1管作为开关管，其栅极接行扫描信号SCAN，漏端或源端接数据输入信号VDATA；T2、T3、T4、T5构成锁存结构，作用是在当开关管关闭时，把电路原来的状态锁存起来；T6管是驱动管，当T6的栅端是低电平时，驱动管打开，驱动电流流过OLED，使发光单元发光；OLED阳极接驱动管的漏级，阴极接像素单元的共阴极VCOM。

图1 SRAM结构像素电路图Fig.1 Diagram of SRAM structure pixel circuit

图2所示为SRAM结构像素电路工作时序图，分为写“1”阶段和写“0”阶段。IT6为流过OLED的电流。

图2 SRAM结构像素电路时序图Fig.2 Sequence diagram of SRAM structure pixel circuit

(1)写“1”阶段

VDATA为高电平，SCAN信号为高电平。T1、T3、T4、T6处于开启状态，T2、T5处于关闭状态。因为NMOS作为开关管时传输高电平存在阈值损失，即A点电压在T1管开启的一瞬间小于VDD，但是在经过反相器传输后上升到VDD。此时B点的电压为低电平，驱动管T6打开，C点的电压为高电平，OLED发光。

VDATA为高电平，SCAN为低电平。T1管关闭，但是此时电路通过SRAM结构把“1”这个状态存储在电路中，使得A点电压仍为高电平，B点电压为低电平，驱动管T6打开，C点的电压为高电平，OLED发光。

(2)写“0”阶段

VDATA为低电平，SCAN为高电平。T1、T2、T5处于开启状态，T3、T4、T6处于关闭状态。A点的电压为低电平，B点的电平为高电平，驱动管T6关闭，C点的电压为0，OLED不发光。

VDATA为低电平，SCAN为低电平。T1管关闭，同理SRAM结构把“0”这个状态存储在电路中，使得A点电压为低电平，B点电压为高电平，驱动管T6关闭，C点的电压为0，OLED不发光。

下面分析像素电路在正常工作时对开关管T1尺寸的要求。

当VDATA=0 V、SCAN=5 V时，T2、T5导通，T3、T4关闭，T2和T5工作在线性区(|VGS-VTH|>|VDS|)。

当VDATA=5 V、SCAN=5 V时，T3、T4导通，T2、T5关闭，T3和T4也工作在线性区(|VGS-VTH|>|VDS|)。

I.当电路状态从低电平“0”变成高电平“1”时，开关管T1处于饱和区(VGS-VTH

(1)

电流流向为VDD-T1-T5-GND，为了使电路能够正常工作，需要满足:

VT5D>VIH，

(2)

其中:VT5D为T5管的漏端电压，VIH为反相器可接受的高电压点，由图3可知该值为2.278 V。由于电路中是SRAM结构而不是单一的一个反相器，且SRAM结构内部存在一个正反馈，所以输入即使小于VIH也可使数据正常写入，由图4可以看出当输入大于两条曲线的交点即VM点就可满足要求(VA>VM=1.945 V)。

图3 反相器的电压增益Fig.3 Voltage gain of inverter

图4 SRAM的电压传输特性Fig.4 Voltage transmission characteristics of SRAM

此时T5管处于线性区，流过T5管的电流为：

(3)

其中：VGS5为T5管的栅源电压，VDS=VA。

由式(1)=式(3)可得：

(4)

实际电路仿真发现，由于电路在写“1”的瞬间还会有小电流流经T5管，电流路径是VDD-T4-T5，导致I5>I1，所以实际电路中T1管的W/L还要更小一点，把T1管的W设为变量，输出A点的电压值，仿真时间设为10 μs，电路仿真图如图5所示。可以发现当W<540 nm时，由于此时VA

图5 不同T1管W值时A点的电压Fig.5 VA with different W value of T1 transistor

II.当电路状态从高电平“1”变成低电平“0”时，开关管T1处于线性区(VGS-VTH>VDS)，流过T1的电流为

(5)

电流流向为VDD-T4-T1-GND，为了使电路能够正常工作，需要满足:

VT4D

(6)

其中:VT4D为T4管的漏端电压，VIL为反相器可接受的低电压点，由图3可知该值为1.361 V。同理由图4得知此时第一个反相器的输入应小于1.945 V，即VA<1.945 V。

此时，T4管处于线性区，流过T4管的电流为:

(7)

由式(5)=式(7)可得：

(8)

综合Ⅰ和Ⅱ可得，为了使电路正常工作，在最小反相器尺寸下，开关管T1的尺寸需要大于等于540 nm/600 nm。

图6所示为6T SRAM结构像素电路的版图。是基于SMIC 0.18 μm CMOS工艺的5 V高压器件制作的。每个像素电路的面积为4.3 μm×4.3 μm。

图6 6T SRAM结构像素电路版图Fig.6 Pixel circuit layout of 6T SRAM structure

2.2 新型像素电路及其工作原理

新型像素电路结构如图7所示，其中T1、T3、T5为NMOS，T2、T4为PMOS，OLED为发光单元。T1和T5作为开关管，T2和T3构成反相器，T4作为驱动管。A点是T1的源端、T5的漏端以及反相器的输入端，B点是反相器的输出端和T4的栅端，C点是T4的漏端、T5的源端以及OLED的阳极。T1的栅端接SCAN1，漏端接数据信号VDATA，T5的栅端接SCAN2，且SCAN1和SCAN2的电平是相反的。

图7 新型像素电路图Fig.7 Novel pixel circuit diagram

图8所示是新型像素电路工作时序图，下面将对图7所示新型像素电路的工作过程进行详细描述。IT4代表流过OLED的电流。

图8 新型像素电路时序图Fig.8 Sequence diagram of novel pixel circuit

当VDATA和SCAN1处于高电平“1”，SCAN2处于低电平“0”时，开关管T1打开。由于N管传输高电平“1”存在阈值损失，所以此时A点为高电平，电压略低于VDD，反相器输出端B点为低电平，则驱动管T4工作在线性区为OLED提供发光电流，C点为高电平。此时开关管T5关闭，不影响电路工作状态。SCAN1为低电平“0”，SCAN2为高电平“1”时，开关管T1关闭，T5打开，C点的高电平传输至A点，A点也为高电平，A点的高电平被维持。

当VDATA和SCAN2处于低电平“0”，SCAN1处于高电平“1”时，开关管T1打开，低电平被传输到反相器输入A点，反相器的输出和驱动管T4的栅端B点为高电平，T4管处于截止区，C点电压为低电平，OLED不发光。SCAN1为低电平“0”，SCAN2为高电平“1”时，开关管T1关闭，T5打开，C点的低电平传输至A点，A点也为低电平，A点的低电平被维持。

反相器和开关管T5相当于利用OLED在发光时阳极的高电平和在不发光时阳极的低电平，对开关管T1传输点A点的电压提供反馈，代替6T电路中首尾环形相连的两级反相器构成的双稳态电路对数据进行锁存，使OLED在发光阶段流过的电流是恒定的。

由于电路在开关管T5打开时把C点的电压直接传输到A点，环路是断开的，使得A点的电压很容易就满足反相器的VIH或VIL要求，所以开关管T1可以使用最小尺寸(300 nm/600 nm)，这进一步缩小了像素电路的面积。图9为新型像素电路中T1管不同W值时A点的电压仿真结果图，由仿真图可以看出新型像素电路正常写入不受开关管尺寸的影响。

图9 T1管不同W值时A点的电压Fig.9 VA with different W value of T1 transistor

图10所示为该电路的版图。每个像素电路的面积为3.91 μm×3.91 μm。

图10 新型像素电路版图Fig.10 Novel pixel circuit layout

表1是5T结构像素电路和6T SRAM结构像素电路对比的结果。从表中可以看出5T结构像素电路性能更优。

表1 两种像素电路对比Tab.1 Comparison of two pixel circuits

3 结 论

本文介绍了6T SRAM结构像素电路和新型5T结构像素电路的工作过程，详细分析了开关管尺寸对数据正常写入的影响。同时基于SMIC 0.18 μm 混合信号 1.8 V/5 V工艺，对两种结构的像素电路进行了仿真验证和版图绘制。结果表明，6T SRAM结构像素电路为完成正常的数据写入对开关管有最小宽长比要求，电路仿真时开关管的尺寸需要大于等于540 nm/600 nm，而新型的5T结构像素电路中的开关管可以是工艺最小尺寸，且版图面积较小，仅为6T SRAM结构像素电路的82.7%，因此其更适合应用于高PPI的微显示芯片中。