台积电开发先进3D封装技术

洪蕾

据报道，全球最大半导体代工企业台积电正在与Google等美国客户共同测试、开发一种先进的“整合芯片”封装技术，并计划于2022年量产。届时，Google与AMD将成为其第一批客户。

台积电将此3D封装技术命名为SoIC，该方案可以实现将几种不同类型的芯片堆叠、连接到一个封装实体之中，因此得到的芯片尺寸更小，性能更强，能耗也更低。多名消息人士称，此技术将有助于半导体产业改变当前摩尔定律难以延续的现状。2018年4月，台积电首度对外界公布了这一技术方案，它的出现，迎合了“异构小芯片集成”的趋势，是该领域的关键技术之一。

根据台积电在会中的说明，SoIC是一种创新的多芯片堆叠技术，一种晶圆对晶圆的键合技术。它是基于台积电的晶圆基底芯片（CoWoS）封装技术与多晶圆堆叠（WoW）封装技术开发的新一代创新封装技术，可以让台积电具备直接为客户生产3DIC的能力。有别于传统的封装技术，TSMC-SoIC是以关键的铜到铜接合结构，搭配直通硅晶穿孔（TSV）实现的3D IC技术。2019年4月，台积電宣布完成全球首颗3D IC封装。

2020年4月，台积电宣布封装技术再升级，针对先进封装打造的晶圆级系统整合技术（WLSI）平台，通过导线互连间距密度和系统尺寸上持续升级，SoIC技术除了延续及整合现有整合型扇出（InFO）及CoWoS技术，在系统单芯片性能上也取得显著突破。

目前台积电已完成TSMC-SoIC制程认证，开发出了微米级接合间距制程，并获得较高的电性良率与可靠度数据。