基于FPGA 高分辨率高帧频CMOS 相机设计

殷红 中海油天津化工研究设计院有限公司

随着时代经济的发展，中国的科学技术发展速度也在逐年提升，COMS 传感器的性能指标也随着集成电路设计技术的发展和相关工艺水平的提升取得了较大的进步，与现阶段被广泛应用的CCD 技术有了一争之力。在高帧频相机的研究过程中，相机的重量、成本和体积都是设计过程中要考虑的重点因素，COMS 技术作为轻量化相机的设计有着较大的应用空间和良好的发展趋势，现在COMS 高帧频相机在实际的设计过程中要面临的问题除了工艺水平的进步和完善还有COMS 的时序设计。

一、系统设计

数码相机上的COMS 一般指感光元器件,CMOS 有低驱动电压的特性可以使产品比较省电，在使用的过程中由于COMS 面积可以制造得比较大，COMS 的缺点在于躁点比较显著，但是如果在设计过程中采用高性能的图像处理芯片可以改善这个问题。佳能系列的高端DC 就是COMS 在高端应用的例子。高帧频COMS 相机在设计的过程中主要包括电源模块、主控FPGA、FPGA 电路配置、缓存电路、通讯接口、LVDS 接口电路和COMS 图像传感器。在实际的使用国策还能够中FPGA 通过通讯接口来控制CMOS 高帧频相机进行工作，FPGA 接受CMOS 高帧频相机的图像数据进行处理，调整处理完毕后再进行缓存，然后将CMOS 图像数据发往LVDS 接口电路，最后通过显示系统对LVDS 数据进行转换，对拍摄的图像进行显示。以上就是COMS 高帧频相机的系统工作原理。

二、硬件设计

COMS 高帧频相机的硬件设计一般由凉快PCB 板构成，其分别为焦平面板和控制处理板，在设计过程中一般会在传感器上放置COMS 芯片或者其他器件，在控制面板社 放置电源电路，焦平面板和控制处理板的常见设计思路如下：

1.焦平面板

在设计过程中虽然会使用COMS 图像传感器，但是随着技术的进步COMSIS 公司推出的图像传感器也有不同的型号，常用的大面阵图像传感器的像元尺寸一般为6.4 m*6.4 m，图像输出的格式一般为12bit 的Bayer 格式，在使用过程中全帧输出可以高达30fps，其LVDS 数据通道可以达到480MHz 的高速。

2.控制处理板

因为使用环境的影响在主控设计的过程中会使用轻量化的电子学设计，同时在设计过程中一直进行降低能耗的研究。在COMS 高帧频相机的设计过程中一般会通过选择表贴器件和高密度微型度电连接起来达到轻量化和小型化的目标。为了降低在使用过程中的电路板的尺寸会在设计中选择降低电路板连接器的数量，使用挠板连接控制处理板和焦平面板。例如在实际设计过程中一般使用150g 的挠板连接652mm 的COMS 焦平面板和100mm*80mm 的控制处理板。

三、FPGA 电路实现

将FPCA 电路在COMS 高帧频相机的应用过程中其主要可以分为RS422 通讯模块、系统控制模块、SPI 控制模块、LVDS 图像输出与校正模块和图像读出模块这5 个工作模块，具体的应用方法如下所示：

1.通讯

在COMS 高帧频相机的设计过程中“如何提高传输数据的准确性？”是主要的研究方向，在传输过程中产生的误码对后期的顺利成像有较大的负面影响。本次设计中所使用的RS422 通讯模块具有8倍波特率的采样数据速度，在传输过程中每帧数据的传输频率可以达到6250Hz，传输时间可以达到160 s。在传输过程中RS422 通讯模块可以对串行数据进行实时监测，以此来降低 传输过程中误码传输的发生率。

2.系统控制

FPCA 一般在系统模块中对COMS 发送时序指令，以此来对COMS 高帧频相机的工作状态进行控制。

3.SPI 控制

在运转过程中CMV20000 一般会通过SPI 接口对内部寄存器进行控制，以此对COMS 工作模式的初始化操作进行控制，常见的控制命令有序偏置、增益、开创等等。FPCA 会在上电后输出SPI 串行数据，以SPI 为配合装置进行COMS 内部数据和寄存器的修改。在COMS 的使用过程中，一条完整的数据一般具有16 位，读操作一般用首位的“0”来表示，写操作一般用“1”表示，2-8 位的地址在使用过程中可以对所有的128 位寄存器进行定位，9-16 位置的数据可以根据实际的手册设计完成所需要的配置。

4.LVDS 图像输出与校正模块

COMS 因为在设计过程中使用CMV20000 的原因，在使用过程中输出的LVDS 数据高达480Mbps,在设计中的重要设计内容是要对齐LVDS 数据通道和数据时钟的相对位置，因为其对后期的成像质量有直接影响。在设计过程中没有对齐LVDS 数据通道和

LVDS 数据时钟的相对位置对后期成像质量有负面影响的同时还会提升误码的发生率，因此在设计过程中需要通过相应的训练模式进行数据位的矫正，在采样的过程中要以与数据眼图的正中央对应为检验原则。在设计过程中数据宽度为12 位的COMS 不能直接采用自带的ISERDES 模块，因此要根据使用FPGAS 内部的IDELAY 对动态功能进行调整。在校正过程中要进行跳转校正、位校正、字校正等多个环节校正，要根据实际的使用需求进行校正流程的设置，降低设计问题的同时提高COMS 高帧频相机的使用效果。

5.图像读出模块

经过校正后数九通道输出的图像数据不连续是正常现象，在使用的过程中图像数据需要在FPGA 储存器中进行缓存，然后根据时序进行数据拼接，数据拼接后一般会在SDRAM 中缓存等待进一步的处理，处理成像后由显示器进行显示。

四、实际检验

在上述的设计过程中，通过对COMS 高帧频相机的软硬件调整设计，实现了FPGA 为核心的COMS 高帧频设计，在实际的设计过程中预期的效果是其能够完成对图像数据的接收、缓存、拼接和发送功能。在本次设计中COMS 高帧频相机的传输速度可以达到480Mbps，成像分辨率高达1520*3840，在使用过程中图像可以通过传输接口传输到计算机成像。在实际检验的过程中会对其具体的成像效果进行检验。通过检验，本次设计实现了以FPGA 为核心的高分辨率COMS 高帧率相机的设计，而且成像后的分辨率有所提升，此次实验方法值得进一步的实验完善。

五、结束语

在本次研究过程主要研究FPGA 为核心的COMS 高帧频相机的设计过程，在设计的过程中降低CDD 高帧频相机的重量的同时提升传输速度，通过实际检验，在COMS 高帧频相机的设计过程中使用FPDA 技术在提高系统集成度的同时可以提高成像的分辨率，FPGA 高分辨率高帧频COMS 相机在未来有较大的发展空间。