基于分数阶半正交多小波的跳频多址信道接收系统设计

王 慧，冯金顺

（南阳理工学院，河南 南阳 473000）

0 引 言

近年来，通信技术不断发展，在各个领域都有所应用，使用用户越来越多，因此对多媒体数据的服务要求也越来越高，这就要求跳频多址信道接收系统能够提供很好的多速率数据接收服务，同时，系统还应该具备较高的数据接收速度[1]。分数阶半正交多小波是目前研发出的一种新的宽带传输方案，该方案频带利用率高、抗干扰能力强、可以与多种调制技术相结合，从而提高系统的工作效率。因此，基于分数阶半正交多小波的跳频多址信道接收系统已经成为人们的重点研究对象[2]。

信号在实际接收过程中很有可能受到障碍物、大气环境或者地形地貌影响，一旦信号被影响，就有可能出现散射、反射和绕射等现象。在实际生活中，多信道接收系统所面临的环境比较复杂，信号经过衰落信道就会出现波形改变，有的改变程度较大，有的改变程度较小[3]。如果信号在信道接收系统中受到严重干扰，那么有用信号就会被淹没在噪声中，中心系统会做出错误决断。随着科技的发展，人们对信道衰落、信道延迟和多径效应感知更为敏感。目前使用最多的解决方案就是通过均衡补偿技术减少噪声影响，但是引入这一技术后，系统的成本增加，复杂度也随之增加[4]。

相较于传统系统，分数阶半正交多小波跳频技术能够将接收的高速串行数据通过串并变换处理，转换成低速并行数据，以较低的速率达到高速率差运输的要求[5]。基于分数阶半正交多小波的跳频多址信道接收系统可以降低信号的信道带宽，使并行发射信号通过平坦衰落信道，从而减小信号与信号之间的相关性，提高系统的抗干扰能力。

此外，分数阶半正交多小波跳频技术能够结合通信技术，加强系统的通信能力。本文通过研究分数阶半正交多小波跳频技术的内在含义，在国内外研究成果的基础上设计了一种新的跳频多址信道接收系统，针对系统的硬件和软件进行设计，通过实验对给出的跳频多址信道接收系统的有效性进行验证。

1 跳频多址信道接收系统硬件设计

基于分数阶半正交多小波的跳频多址信道接收系统能够利用天线接收信号，再使用射频变换技术和中频变换技术得到通信信号脉冲序列，分析序列幅度变换，截取所有大于门限的脉冲[6]。

本文设计的接收系统具有很强的灵敏性，系统在工作时会主动发射电磁波，通过电磁波改变能量，分析工作环境。设定系统的截获时间为150 ns，当信号幅度的截获时间超过150 ns 后，系统就会自动接收信号。

系统中的数字单元采用的采样方式为A/D 采样，由于存在数据延迟，所以采样的数据会被存储在芯片中，这种方法可以有效防止信息在接收过程中消失，提高系统的可实现性，增加系统的接收能力[7]。

系统的硬件总结构如图1 所示。

图1 跳频多址信道接收系统硬件结构框架

1.1 A/D 电路设计

为保证接收的信号可以产生在系统的上升沿，设定两级门限，通过两级门限产生同步脉冲，第一级采用的门限是固定门限，第二级采用的门限是浮动门限，浮动门限的设定时间为150 ns，当被接收的信号超过150 ns会建立浮动门限，产生同步脉冲[8]。浮动门限的产生框图如图2 所示。

图2 浮动门限产生框图

图2 中，各个环节建立的时间小于0.2 μs。通过平均计算求出浮动门限的4 个平均值，高速A/D 采集的数据大于或等于4 个，在每个高速D/A 上设置预定时间，确保高速A/D 的采样率高于50 MHz。为达到上述要求，选取AD6682 芯片为高速A/D 芯片，时序图如图3所示。

图3 AD6682 芯片时序图

观察图3 可知，AD6682 芯片内部选用的模拟电源为12 V，数字电源为7 V，适合的工作温度为-25～70 ℃，芯片为16 路差分输入，平均每30 ns 可以得到一次数据采样。接收到的信号需要通过AD8138 芯片完成转换，信号转换过程示意图如图4 所示。

图4 差分信号转换示意图

观察图4 可知，采样时钟会被分成多路，选取其中的1 路作为高速A/D 使用，由FPGA 芯片处理采样信号。通过得到的采样值设定浮动门限，当采样周期到第5 个周期时会生成数字门限[9]。

1.2 D/A 电路设计

本文设定的系统必须要在150 ns 内建立浮动门限，为达到这一要求，选取了16 位164M 的AD8746 芯片作为核心芯片，该芯片工作速度很快，时序图如图5 所示。

图5 AD8746 芯片时序图

AD8746 芯片由美国AD 公司生产，该芯片性能优越，分辨率高达16 位，同时具备直流性能和交流性能，数据转换速率为125 MHz。AD8746 芯片的工作方式为单一电源，使用的电源为5 V，以28 脚SOIC 封装，芯片的正常工作温度为-50～75 ℃，图5 中的时钟由120 MHz晶振产生，可利用FPGA 芯片分出多路，选取1 路供高速D/A 使用，将IOUTA 和IOUTB 在运放形式下生成模拟门限，设定第一个模拟门限IOUTA 的最大输出值为15 mA，0.75 V，选取的负载电路为15 Ω。系统在工作时需要运行5 个周期，由此计算产生门限值的时间为52.7 ns。

1.3 接收单元设计

设计的接收单元将接收到的射频信号转换成中频信号，保留信号的幅度值和相位，通过放大处理得到的中频信号可以由A/D 转换器直接采样，采样得到的数据与数字震荡控制器中的数据进行混频，再通过低通滤波器输出两种信号：第一种是基带同相信号I；第二种是基带正交信号Q。利用提取方法得到精准的信号相位信息[10]。

接收单元结构图如图6 所示。

图6 接收单元结构图

传统系统主要采取的接入方式主要有以下几种：高供高计（10 kV 以上）经PT和CT接入式、高供高计（10 kV及以下）经PT 和CT 接入式、高供低计（380 V）不经PT但经CT 接入式、高供低计（380 V）直接接入式、单相直接接入式计量、单相经CT 接入式计量。

但是在应用中，应该根据其性能和应用场所决定，还应该考虑被检测电路的负荷情况、测量对象，根据不同的电路（单相、三相三线、三相四线、高压和低压）选择其适用的电能表、互感器等，以此保证测量的结果准确可信。因此，本文在设计接收单元时，同时引入了多个电路，系统会自动进行切换，确保结果的精准性。

采用傅里叶变换对中频信号进行变换处理，得到的信号频谱如图7 所示。

图7 信号频谱

设计的系统满足带通采样定理，利用基带信号的同相分量I 和正交分量Q 得到中频信号的相位值，通过处理获得目标的角度信息[11]。

系统的前端布置多个接收装置，这些接收装置在同一时间接收来自同一信号源产生的信号，通过信号不同的相位和频率得到信号路线之后，对其进行跟踪。信号接收单元中的ADC 芯片可以同时启动7 个中频信号通道和3 个低频信号通道，FPGA 具备混频、低通滤波和相位测量的功能，得到的脉冲描述字PDW1 和PDW2 会被存放在存储器中，结合时钟管理电路、电源模块、配置芯片共同组成。

2 跳频多址信道接收系统软件设计

根据系统硬件设计对软件进行设计，软件工作流程如图8 所示。

第一步：读取固定门限比较值，比较值采取的读取方式是直接读取，设置好读取的时间点，设置第一个时间点为ti，读取该时刻的电压、电流，将其转换为数字量，并将转换得到的数字量进行数字乘法运算。进而产生此时刻的有功功率，对此进行采集处理，并将其进行数字累加，经过一段时间的采集和测量得到这段时间内固定门限比较值。

图8 跳频多址信道接收系统软件工作流程图

第二步：判断是否为高。判断方法采取移相法测量，将信号的电压采样值移相（工频时，为5 ms），与信号电流采样值相乘，然后在一段时间内累加，即得这段时间内信号的无功电能，根据信号无功电能判断是否为高。

第三步：启动计时器。在确定为高的情况下，启动计时器，让计时器完成采样工作；如果确定结果不为高，需要返回到第一步。

第四步：将4 个采样值平均后输出给D/A。采用的输出方法为区间法输出，使用区间法输出时，通常会选取一个时间值用来作为输出标准，累计在15 min 之内与功率成正比的脉冲数，乘以脉冲的电能，再用这个数值除以15 min 得到变量P1，将其记录下来，并将其作为最大储存量，然后进行第二次输出，在15 min 的测量中得到第二个变量P2。若测量结果P2>P1，则用P2的数值取代P1的数值，将P2的数值记作最大储存量，反之，则不变。按照此方法，使最大储存量单元的数值一直保存为15 min 平均功率的最大值，再将4 次最大值平均计算输出给D/A。

第五步：读取计时器。在规定时间读取出计时器记录的数值，将计时器的结果记录下来，及时反馈给下一单元。

第六步：是否达到150 ns。想要判别是否达到150 ns，是否能正常工作，就要能准确地判别出电能计量装置的接线方式，发现其中的特点，进而进行比较详细的分析，找出其使用电量的情况，进而确定是否达到150 ns。

第七步：接收信号。本文设计的接收系统具有2 个电能计量元件，每个元件有1 个电压绕组和1 个电流绕组。在接收时，第2 次（1+t）～（15+t）min 内计算平均功率（t 为滑差区间对应的时间），第n 次在第（1+nt）～（15+nt）min 内计算平均功率。将每次测得的数值与记录的最大储存量作比较，将最大的数值记录下来，使表中的数值始终保持为最大储存量单位，由此完成接收[12]。

3 实验研究

3.1 实验目的

为了检测基于分数阶半正交多小波的跳频多址信道接收系统的实际工作效果的有效性，设定对比实验，选取传统的接收系统和本文接收系统进行实验对比。

3.2 实验参数设置

设置实验参数如表1 所示。

表1 实验参数设置

3.3 实验结果与分析

实验得到的结果如表2 所示。

表2 实验测试结果

分析上述结果可知，在多载波跳频系统的总带宽一定时，基于分数阶半正交多小波接收系统接收到的跳频点数要多于传统系统，这证明给出的系统频带利用率更强，接收能力更好。

在向两个系统同时发射信号时，基于分数阶半正交多小波接收系统的误码率如图9 所示。

图9 误码率测试结果

观察图9 可知，本文系统接收到的信号误码率要小于传统系统，随着SNR 的增加，系统对于误码的调制能力越来越高。但是根据图9 也可以看出，当SNR 增大的数值达到一定值之后，基于分数阶半正交多小波接收系统对于误码的调节能力达到稳定，误码率不再改变，这时，影响系统误码率的主要因素不再是SNR。由此可以得出，在一定范围内，SNR 值越大，误码率越小，超过这一范围，本文系统对误码率将无法实施改进。

4 结 语

本文基于分数阶半正交多小波设计了一种跳频多址信道接收系统，主要设计了该系统的A/D 电路、D/A电路以及接收单元，阐述了每个设备的功能，根据硬件结构设计软件流程，分析了系统的工作过程。本文研究的系统能够相对准确地接收到外界信号，基本满足设计要求，但是也存在一定问题，如调制误码率存在范围限制等，还需要进一步改进。