小尺寸高k栅介质MOS器件栅极漏电特性研究

王成刚

【摘 要】伴随着MOSFET尺寸的缩小，栅氧化层的厚度不断减小，栅极漏电流迅速增加。高k栅介质取代传统的SiO2后可以较为有效的将栅极漏电减小，因而成为了现在研究比较热点的问题。文章就小尺寸高k栅介质MOS器件栅极漏电特性进行相关的研究和分析。

【关键词】小尺寸高k栅介质;MOS器件;栅极漏电特性

前言：

小尺寸介质MOS器件是一种半导体元件，其内部具有非常规整的结构，和稳定且可加工的特性，使得它在漏电流作用下泄漏时有更大泄露速率。由于绝缘子存在于电极表层中，所以极易被氧化而老化、脱落。文章针对小尺寸高k栅介质MOS器件栅极漏电特性进行研究，在器件物理基础上，分析了量子效应的影响，给出了具体的泊松方程边界条件，应用自洽的方法求解一维薛定谔与二维泊松方程，精确的计算出来载流子浓度分析布以及量子化能级等。

1、栅极漏电的研究意义

在日常生产生活中，绝大多数的金属制品都是利用栅极泄漏来实现漏电，例如铜铝薄膜、印刷电路板等。而随着科技水平和制造工艺要求不断提高，对材料科学研究力度加大，人们一直致力于半导体元件器件型腔介质MOS器件正负零电压测量系统研制成功并应用于生产领域中。但在实际应用过程之中，该系统仍存在诸如精度不高、寿命短、稳定性差等问题，使之难以实现大规模批量生产，因此需要设计出MOS器件极漏电检测系统。该装置采用了低频、宽禁带法和差分放大倍增等方法对传感器输出的信号进行有效分析，并且通过将测量值与理论值加以对比，最终得到阻性电压，从而实现零泄漏。采用高k材料代替传统的栅介质怎样能够有效的减小栅极漏电电流以及如何提升高k栅氧化层的制备质量一减小栅极漏电流，这些都是具有很大的研究价值和意义的。

2、栅极漏电流的研究概况

近年来，对于各种各样的高k栅介质材料的研究也是越来越广泛。当前，世界有关于高k栅介质材料的研究已经有了很多的报道。其中研究比较多的高k山脊之材料有CeO2、Y2O3、Ta2O5等等二元金属氧化物及其SrTiO3（STO）与BaSrTiO3（BST）等等拥有钙钛矿结构的氧化物材料系统。在这当中，CeO2、Y2O3以及Al2O3介电常数比较低，SrTiO3（STO）与BaSrTiO3（BST）的介电常数比较高，但是其抗短沟道效应比较差。而且，多数的高k栅材料的热稳定性都比较差。Al2O3虽然有比较好的热稳定性，但是其介电常数较低。HFO2介质材料拥有简单的CaF2立方晶体结构、较高的介电常数以及比较稳定的化学性质，还和Si具备较好的晶格匹配。因而，使用HFO2栅介质代替传统的SiO2是很好的选择，也是目前研究较高的高k栅介质之一。

3、栅极漏电流研究模型存有的问题

虽然栅极漏电流的相关研究得到了逐渐的重视，也都获取了比较显著的进展，但是在这当中还是有许多问题等待解决的。其一，器件的隧穿电流模型分为解析模型与数值模型，解析模型是采用一些适当近视处理以及参数拟合，其结构比较简单，物理意义也比较明确，而且运算也是比较快的，和实验的数据符合比较好，应用起来也是很方便的。因此，解析模型是当前栅极漏电流研究当中使用比较多的模型。但是随着器件的尺寸逐渐的缩小，量子效应所带来的影响也越来越突出，导致解析模型的结构越来越复杂，近拟处理与计算也逐渐的困难。另外，对于二维直接隧穿电流分布的计算，当前解析模型还不具备处理的办法。其二，自洽解模型因为其拥有比较高的进度和在计算的过程当中能够方便计入量子效应影响，所以成为了研究较多的数值方法之一。但是当前直接隧穿电流的自洽模型都是一维模型。伴随着器件尺寸的逐渐缩小，短沟效应也是逐渐的严重，源衬、漏衬结耗尽区的影响逐渐的不可忽略。即便漏源电压是零时，载流子浓度沿沟道方向的分布也是与一维不相同的。其三，使用新型的高k栅介质材料收入能够比较有效的降低直接隧穿电流，但是因为栅氧化层质量不高，界面态与氧化物陷阱密度比较到，所以导致了多种栅极漏电流并存。为了对于主要存有的问题完善器件的制备技术，是非常有必要研究清楚哪一种漏电流在什么样的状况下占据主导地位。当前在测量上这一功能还不能够实现，只有根据栅极漏电流的试验数据实行相应的分析与研究，但是当前国内对于这方面的研究还不是很多。总的来说，当前还没有一个完整的MOSFET二维直接隧穿电流模型。针对于高k栅介质的栅极漏电流体系和制备技术仍然需要加强研究，争取更早的替代传统的栅介质材料，推进微电子技术的发展。

4、栅极漏电流的产生机制

栅极漏电电流主要是由两个机制决定的：其一，是受压状态下材料内部存在非常明显且连续的缺陷。其二，是在介质横截面上，由于材料本身电阻率高、沿深度方向分布不均匀等因素，使得其呈阶梯状排列。通过研究可以发现具有这样几个特征，分别为短路型和变径性。其中短路型引起这两种漏电电流峰值，主要是由半导体器件的尺寸大小所决定。变径性则与导体型相关，且随着半导体器件厚度增加反而减小，并且随着半导体器件厚度增加，在一定程度上可以减小导电能力。材料的越薄，其泄漏电流越大。当变径性足够大时（例如微米级），由于受到漏极尺寸和所受损耗影响，导致泄漏电流急剧上升。但是，因为材料内部存在大量细小裂纹、非均匀分布等因素，致使该缺陷逐渐恶化并趋于消失状态最终引起泄露现象发生，并且使器件破损严重。从而，使得MOS器件型换相盒的缺口增大，在一定程度上增加了其开关频率。在实际的栅极漏电流的构成当中，是具有很多种漏电机制并存的，而且是比较难分析出到底是哪一种漏电机制占有主导的地位，这就要求通过每一种漏电机制的原理和实际样品的缺陷电荷密度相结合，进行详细的研究和分析。

5、HfO2栅介质MOS电容栅极漏电实验研究

因为HfO2具备比较高的介电常数、比较大的近代宽度、比较高的硅接触势垒以及优良的热稳定性，所以成为了目前比较热门的高k栅介质备选材料。但是通过实验得出HfO2栅介质直接和Si接触所产生的MOS器件的栅极漏电流比较大，其主要的原因就是高的HfO2/Si界面態密度与氧化我陷阱密度。所有可以使用各种各样的退火工艺来提升界面的特性。

结语：

综上所述，小尺寸高k栅介质MOS器件是一种半导体材料，具有较低的热导率和高禁带宽度。当发生极间泄漏时，其对应介电常数为零。利用这一特性可以有效防止在传输过程中造成能量损失。

参考文献：

[1]卢汉汉. 高k栅介质MOS器件界面特性及氧化物陷阱电容效应研究[D].华中科技大学，2017.

[2]马飞. 高k栅介质MOS器件的特性模拟与实验研究[D].西安电子科技大学，2013.

[3]许胜国. 小尺寸高k栅介质MOS器件栅极漏电特性研究[D].华中科技大学，2006.

（作者单位：西安卫光科技有限公司）